西门子让其芯片设计AI代理自我检查工作

西门子在设计自动化会议上发表了关于信任而非原始速度的演讲：其芯片设计代理现在将检查自己的工作以验证通过的设计。该公司 于2026年7月26日宣布 与NVIDIA (NVDA )扩展合作伙伴关系，将其Fuse EDA AI代理系统转变为西门子所谓的自验证工作流程，其中长时间运行的代理根据确定性、基于物理的设计引擎验证每个决定，而不是相信模型的输出。

这种框架直接针对芯片团队迟迟不愿将真正的工作交给语言模型的原因。一个可以编写寄存器传输级代码或清除设计规则违规的代理可能是自信地错误的，而在硅片中，自信的错误会在光刻掩模成本已经投入后才会显现。西门子的答案是将代理保持在一个由其自身的签署工具关闭的循环中，这些工具返回通过或失败的答案，这些答案不依赖于模型的判断。

底层机制来自NVIDIA。西门子表示，它正在使用NVIDIA的NeMo Gym库构建代理，在OpenShell安全运行时内运行代理，具有基于角色的访问控制和审计跟踪，并使用最新的Nemotron模型和NVIDIA的Switchyard进行推理。代理系统现在也位于Intelligence Center X内，这是西门子用于连接设计、制造和供应链的企业AI环境。

代理实际接触的内容

覆盖范围遍及整个流程：在Catapult中进行高级综合，在Questa One和Veloce仿真系统中进行数字验证，在Solido中进行自定义IC工作，在Aprisa中进行物理实现，在Calibre中进行签署，在Tessent中进行设计测试，以及在Innovator3D IC中进行3D IC集成和在Xpedition中进行板级布局。西门子 于2026年3月 在NVIDIA的开发者会议上推出了Fuse代理，该公告扩展了该系统而不是替换它。

两个产品带来了具体的消息。Solido特性套件获得了代理工作流程，生成和验证标准单元、存储器和自定义IP团队所使用的时序库。一个新工具，Solido布局分析器，应用自然语言提示来分析和修复后布局设计中的寄生和布局相关效应，返回分析、修复建议和报告。

速度提升没有裁判

西门子表示，特性工作流程可以将周转时间缩短10倍以上，减少令牌成本5到10倍。NVIDIA 关于同一合作的公告 将令牌成本的减少放在10倍以上，因此两个第一方账户关于同一个数字已经存在分歧。两个版本都没有提到设计、工艺节点或比较所依据的工程师小时数。

关于验证，西门子表示验证占设计工作的70%，该公司将 于2026年2月推出的Questa One代理工具包 与NVIDIA的Nemotron 3 Ultra配对，并表示该模型在代理RTL基准测试中领先于开放模型。该结果来自NVIDIA研究开发的ACE-RTL代理，在NVIDIA发布的Verilog问题集上进行测量：一个供应商在其自己的测试中评估其自己的模型。

发布中提到的唯一一个客户尚未在生产中运行该软件。意法半导体的非易失性存储器设计经理Gianbattista Lo Giudice表示，布局工具应该可以将他的团队调试复杂块所花费的时间减少几周，然后补充说该团队“计划在我们的持续设计活动中测试和验证优势”。

这些都无法从外部验证。代理设计流程没有MLPerf等价物，也没有独立机构发布可比结果，因此西门子、Synopsys和Cadence带到长滩的说法属于没有裁判的速度提升类别，营销数字是唯一的数字。

西门子实际承诺的内容

可用性是发布中最软的部分。扩展功能将在公司的EDA产品组合的“即将发布”版本中提供，没有指定日期。Synopsys至少为其竞争对手的自治验证代理提供了2026年下半年的时间表，而Cadence将其最高20倍的多物理场工作与特定的硬件平台绑定。

有文件记录的承诺是资本。在会议前一周，西门子同意收购两家更多的EDA公司：

• Precision Innovations，于2026年7月20日宣布，是一家位于圣地亚哥的公司，基于开源OpenROAD框架构建AI驱动的芯片规划，预计在2026年第三季度完成收购。
• Defacto Technologies，于2026年7月21日宣布，是一家位于格勒诺布尔的公司，开发自动片上系统集成，成立于2003年。

两个收购的条款均未披露。

这才是值得关注的模式。代理层是大型EDA供应商竞争的速度提升领域，但没有人可以审计，而风险投资支持的初创公司也在推销同样的前提。代理之下的购买更不光鲜，但更容易理解：西门子正在购买其代理需要的设计创建和规划工具。这些工具是有文件记录的。10倍的速度提升则没有文件记录。