Expedera 展示与 Cadence 配对的边缘 AI 子系统

Expedera 于2026 年 11 月 9 日宣布，在一次流片前仿真中，将其 Origin Evolution 神经处理单元（NPU）IP 与 Cadence 的 Tensilica NeuroEdge 130 AI 协处理器配对，展示了这两个半导体 IP 模块如何分担并执行 AI 推理工作负载。

Expedera 将这一成果描述为经过验证的流片前集成，而非基于客户芯片的基准测试。该组合子系统旨在提升性能和能效，同时降低延迟、成本与复杂度，但公告并未提供这些目标的组合测量数据。两家公司瞄准边缘节点、智能手机、汽车系统和数据中心中的推理设计，而且这种方案还可扩展至其他 Tensilica 数字信号处理器。

Expedera 首席科学家 Sharad Chole 表示，模型已在该组合子系统上运行，智能体式 AI 工作流也正帮助公司更快地交付定制 IP，从而为客户提供“更快速、风险更低的量产路径，打造满足其性能和功耗要求的定制边缘 AI”。

协处理器与 NPU 如何分工

Cadence Tensilica 产品组产品管理与营销总监 Amol Borkar 表示，协处理器会协助 Expedera 的 NPU 进行预处理、后处理和算子回退，同时也会执行 AI 网络。这种安排在子系统内部实现了分工，而不是让两个加速器执行完全相同的任务。

Cadence 设计这款协处理器时，使其能够与自家的 Neo NPU、客户开发的 NPU 或第三方 NPU IP 协同工作，因此 Expedera 的配对方案是采用第三方方案的一个具体示例。其产品文档介绍了一种基于 Xtensa 的架构，采用超长指令字（VLIW）和单指令多数据（SIMD）技术，并针对 sigmoid、tanh 和 ReLU 等不太适合由 NPU 处理的运算提供了优化指令。

NeuroEdge 130 还可作为控制处理器向 NPU 发出指令和命令，为子系统设计时未预料到的工作负载增加可编程性。它通过 AXI 或 Cadence 的 High Bandwidth Direct Interface 连接。基于 Tensor Virtual Machine 技术栈构建的 NeuroWeave 软件开发套件用于调整、优化模型，并将模型部署到 Cadence AI IP 上。

Origin Evolution 会将神经网络拆分为数据包（即连续片段），并将其路由至前馈、注意力和向量处理模块。这些模块能够处理不同的运算、数据类型和精度；该 NPU 还支持 LLM、CNN、RNN，以及自定义层或黑盒层。这种数据包设计旨在减少大规模内存数据搬移，同时让不同类型的网络任务能够共用一种架构。

此前的发布有助于厘清此次集成的背景

Origin Evolution 于 2025 年 5 月 20 日首次亮相，当时已可供使用，达到量产就绪状态，并已在客户的量产设计中通过硅验证。发布时公布的数据仅适用于 NPU 本身：Expedera 表示，单核可扩展至 128 TFLOPS，多核则可达到 PFLOPS 级及以上；与替代方案相比，在运行 Llama 3.2 1B 和 Qwen2 1.5B 时，外部内存数据搬移量减少了 75% 以上。

Cadence 同样于2025 年 5 月 7 日推出 NeuroEdge 130，该产品已普遍供货，并已为汽车应用满足 ISO 26262 要求做好准备。Cadence 报告称，在 AI 网络和算子上的性能与 Tensilica Vision DSP 相当时，面积可节省 30% 以上，动态功耗和能耗可降低 20% 以上。这些数据比较的是该协处理器与 Cadence 的 Vision DSP，并非对 Expedera 与 Cadence 新组合子系统的测量结果。

对于边缘 SoC 设计人员而言，这项进展提供了一条经过验证的集成路径，将两个现有 IP 系列结合起来：Expedera 基于数据包的加速能力，以及 Cadence 对周边算子和未预见工作负载的可编程处理能力。它在一个可针对不同性能和功耗目标进行配置的子系统中，解决了边缘推理设计中的实际矛盾——既需要针对密集网络运算的专用加速，也需要足够的可编程性来适应不断变化的模型。