安迪·奈廷格尔（Andy Nightingale），Arteris 产品营销副总裁 – 采访系列

安迪·奈廷格尔（Andy Nightingale），Arteris 产品营销副总裁，是一位具有多样化背景的全球商业领导者，拥有工程和产品营销方面的丰富经验。他是英国计算机学会和营销学会的特许会员，并在高科技行业拥有超过35年的经验。

在他的职业生涯中，安迪曾担任过多种角色，包括在Arm担任的工程和产品管理职位，他在Arm工作了23年。在他目前担任的Arteris产品营销副总裁职位上，安迪负责监督Magillem芯片级部署工具和FlexNoC及Ncore网络级互连产品。

Arteris 是芯片级创新（SoC）的催化剂，是领先的半导体系统IP提供商，用于加速SoC开发。Arteris网络级互连（NoC）IP和SoC集成技术使产品性能提高，功耗降低，推出时间加快，提供了可证明的灵活性和更好的经济效益，允许创新品牌自由地梦想下一个创新。

凭借您在Arm和Arteris的丰富经验，您如何看待半导体IP和互连技术的演变？哪些趋势让您最为兴奋？

这是一段非凡的旅程——从我在Arm早期为ASIC编写测试台的日子到现在在Arteris帮助塑造产品战略，我们处于互连IP创新的前沿。回到1999年，系统复杂性迅速加速，但重点仍主要集中在处理器性能和基本的SoC集成上。验证方法正在演变，但互连通常被视为固定的基础设施——必要但不具有战略意义。

快进到今天，互连IP已经成为SoC（系统级芯片）可扩展性、功耗效率和AI/ML性能的关键驱动力。芯片组、特定加速器和多芯片架构的崛起对互连技术施加了巨大的压力，要求它们变得更加适应性、创新、物理和软件感知。

我看到的最令人兴奋的趋势之一是AI和互连设计的融合。在Arteris，我们正在探索如何使用机器学习来优化NoC拓扑、智能路由数据流量，甚至预测拥塞以提高实时性能。这不仅仅是关于速度——它是关于让系统更加创新和响应迅速。

让我感到兴奋的是，半导体IP正在变得更加容易被AI创新者所接受。凭借高级SoC配置IP和抽象层，自动驾驶、机器人和边缘AI的初创公司现在可以利用先进的互连架构，而无需深入了解RTL设计。这种能力的民主化是巨大的。

另一个关键的转变是虚拟原型和系统级建模的作用。早在我的职业生涯早期，我曾经参与过ESL（电子系统级）工具的开发，看到这些方法现在能够实现AI工作负载的早期评估、性能预测和架构权衡，这是令人欣慰的——所有这些都发生在硅制品出来之前。

最终，AI的未来取决于我们如何高效地移动数据——不仅仅是如何快速处理它。这就是为什么我相信互连IP的演变对于下一代智能系统的发展至关重要。

Arteris的FlexGen利用AI驱动的自动化和机器学习来自动化NoC拓扑生成。您如何看待AI在芯片设计中的角色在未来五年内的演变？

AI正在从根本上改变芯片设计，在接下来的五年里，其作用将变得更加深入——从生产力辅助工具到智能设计伙伴。在Arteris，我们已经通过FlexGen实现了这一点，FlexGen将AI、形式方法和机器学习融合在一起，自动化网络级互连（NoC）拓扑优化和SoC集成工作流程。

FlexGen与众不同的是，它结合了ML算法——所有这些都用于初始化地图、生成拓扑、配置时钟、减少时钟域交叉并优化连接拓扑及其放置和路由带宽，简化了IP块之间的通信。此外，这一切都是确定性的，这意味着结果可以被复制，并且可以对结果进行增量调整，能够为从AI辅助专家SoC设计师到创建适合初学者的正确NoC的用例提供可预测的最佳结果。

在接下来的五年里，AI在芯片设计中的作用将从协助人类设计师转变为与他们共同设计和优化——从每次迭代中学习，实时处理设计复杂性，并最终加速AI就绪芯片的交付。我们看到AI不仅仅是让芯片更快，还让更快的芯片变得更智能。

半导体行业正在经历快速的创新，包括AI、HPC和多芯片架构。NoC设计需要解决哪些最大的挑战，以跟上这些进步？

随着AI、HPC和多芯片架构推动前所未有的复杂性，NoC设计面临的最大挑战是要在不牺牲功耗、性能或上市时间的情况下实现可扩展性。今天的芯片具有数十到数百个IP块，每个块都有不同的带宽、延迟和功耗需求。管理这种多样性——跨多个芯片、电压域和时钟域——需要NoC解决方案远远超越手动方法。

NoC解决方案技术，如FlexGen，有助于解决关键瓶颈：最小化线长、最大化带宽、与物理约束保持一致，并以速度和可重复性完成所有这些工作。

NoC的未来也必须是自动化优先和AI启用的，具有可以适应不断演变的底图、芯片组级架构和晚期更改的工具，而无需完全重新设计。这是跟上现代SoC的大规模设计周期和异构需求的唯一方法，并确保下一代半导体的核心具有高效、可扩展的互连性。

AI芯片组市场预计将显著增长。Arteris如何定位自己以支持AI工作负载日益增长的需求，并且FlexGen在这一领域提供了哪些独特的优势？

Arteris不仅仅是支持AI芯片组市场，而且已经通过交付自动化、可扩展的网络级互连（NoC）IP解决方案来支持AI工作负载的需求，包括生成性AI和大型语言模型（LLM）计算——支持高带宽、低延迟和功耗效率，跨越越来越复杂的架构。FlexGen作为Arteris NoC IP产品线的最新补充，将在快速创建适合不同大规模、异构SoC的最佳拓扑方面发挥更重要的作用。

FlexGen提供了增量设计、部分完成模式和高级路径查找，以动态优化NoC配置，而无需完全重新设计——对于AI芯片来说至关重要，因为它们会在整个开发过程中不断演变。

我们的客户已经将Arteris技术构建到多芯片和芯片组级系统中，高效地路由流量，同时尊重每个芯片组的底图和时钟域约束。非相干多芯片互连通过第三方控制器提供的行业标准接口得到支持。

随着AI芯片复杂性的增长，对自动化、适应性和速度的需求也在增长。FlexGen提供了所有这些——帮助团队构建更智能的互连——更快地——以便他们可以专注于真正重要的事情：在规模上提高AI性能。

随着RISC-V和AI定制硅的崛起，Arteris的NoC设计方法与传统的互连架构有何不同？

传统的互连架构主要是为固定功能设计而构建的，但今天的RISC-V和AI定制硅需要一种比修改过的通用解决方案更具可配置性、可扩展性和自动化的方法。这就是Arteris与众不同的地方。我们的NoC IP，尤其是FlexGen，是为现代SoC的多样性和模块化而设计的，包括自定义核心、加速器和芯片组，如前面提到的。

FlexGen使设计师能够生成和优化反映独特工作负载特征的拓扑，无论是AI推理的低延迟路径还是跨RISC-V集群的共享内存的高带宽路径。与静态互连相比，FlexGen的算法根据芯片的架构量身定制每个NoC，跨时钟域、电压岛和底图约束。

因此，Arteris使构建定制硅的团队能够更快地移动，降低风险，并充分利用他们的高度差异化设计——传统互连并不是为此而设计的。

FlexGen声称可以将设计迭代速度提高10倍。您能否详细说明这种自动化如何减少复杂性并加速SoC设计师的上市时间？

FlexGen通过自动化一些NoC设计中最复杂、最耗时的任务来实现10倍的设计迭代速度加快。设计师使用FlexGen的物理感知、AI驱动的引擎来处理这些任务，而不是手动配置拓扑、解决时钟域或优化路由。这些任务传统上需要数周的时间，现在可以在数小时内（或更短的时间）完成。

如前所述，部分完成模式可以自动完成甚至部分完成的设计，保留手动意图，同时加快时序收敛速度。

结果是一个更快、更准确、更易于迭代的设计流程，使SoC团队能够探索更多的架构选项、响应晚期更改并更快地上市——结果质量更高，重新设计的风险更低。

FlexGen的一个突出功能是线长减少，从而提高功耗效率。这种功能如何影响芯片的整体性能，特别是在边缘AI和移动计算等功耗敏感型应用中？

线长直接影响功耗、延迟和芯片的整体效率——无论是在云AI/HPC应用中使用更先进的节点，还是在边缘AI推理应用中，每毫瓦都很重要。FlexGen能够自动最小化线长——通常最多可达30%——这意味着更短的数据路径、降低的电容和动态功耗减少。

在现实世界中，这转化为更低的热量产生、更长的电池寿命和更好的性能每瓦特，这些对于边缘AI和移动环境中的AI工作负载至关重要，并且直接影响云中的总拥有成本（TCO）。通过使用AI引导的放置和路由来优化NoC拓扑，FlexGen确保性能目标得到满足，而不会牺牲功耗效率——使其成为今天和明天的能量敏感型设计的理想选择。

Arteris已与领先的半导体公司在AI数据中心、汽车、消费、通信和工业电子领域建立了合作伙伴关系。您能否分享FlexGen在这些行业中的采用情况的见解？

Arteris的NoC IP在所有市场中都有很强的采用率，特别是在高端、更先进的芯片组和SoC中。这是因为它解决了每个行业的顶级挑战：性能、功耗效率和设计复杂性，同时保留核心功能和面积约束。

例如，在汽车行业，公司如Dream Chip使用FlexGen来加速AI与安全的交叉点，用于自动驾驶，同时利用Arteris的ADAS SoC设计来满足严格的功耗和安全约束。FlexGen在数据中心的智能NoC优化和生成有助于管理大规模的带宽需求和可扩展性，特别是用于AI训练和整体加速工作负载。

FlexGen为工业电子提供了快速、可重复的路径，用于优化NoC架构，在那里设计周期很紧，产品寿命很重要。客户重视其增量设计流程、基于AI的优化和适应不断变化的需求的能力，使FlexGen成为下一代SoC开发的基石。

半导体供应链在近年来面临着重大干扰。Arteris如何调整其策略，以确保NoC解决方案在面临这些挑战时仍然可访问和可扩展？

Arteris通过加倍其NoC解决方案的韧性和可扩展性来应对供应链干扰：自动化、灵活性和生态系统兼容性。

FlexGen帮助客户设计得更快、更具敏捷性，以适应不断变化的硅片可用性、节点转换或封装策略。无论他们是进行衍生设计还是从头开始创建新的互连。

我们还支持具有不同工艺节点、IP供应商和设计环境的客户，确保客户可以在任何晶圆厂、EDA工具或SoC架构下部署Arteris解决方案。

通过减少对供应链任何部分的依赖，并使设计更快、更具迭代性，我们正在帮助客户降低设计风险并保持进度——即使在不确定的时期。

展望未来，您预计SoC开发将发生哪些最大的变化？Arteris如何为这些变化做准备？

SoC开发中最显著的变化之一是向异构架构、芯片组级设计和以AI为中心的工作负载的转变。这些趋势需要更具灵活性、可扩展性和智能性的互连——传统方法无法跟上。

Arteris正在通过投资AI驱动的自动化（如FlexGen所见）并扩大对多芯片系统、复杂时钟/电源域和晚期底图更改的支持来为此做准备。我们还专注于实现增量设计、更快的迭代和无缝的IP集成——以便我们的客户能够跟上开发周期的缩短和复杂性的增加。

我们的目标是确保SoC（和芯片组）团队保持敏捷，无论他们是为边缘AI、云AI还是两者之间的任何内容而构建——同时在任何设计复杂性、XPU架构和晶圆厂节点下提供最佳的功耗、性能和面积（PPA）。感谢您接受这次精彩的采访，希望读者可以通过访问Arteris 来了解更多信息。