BoolSi 获得 600 万美元资金，利用 AI 将软件转化为定制硅片

硬件加速长期以来一直承诺提供显著的性能提升，但访问这些提升传统上需要在芯片设计方面具有专门的专业知识。波士顿初创公司 BoolSi 致力于改变这种情况。该公司宣布了一轮 600 万美元的种子轮融资，由 Fine Structure Ventures 领投，Pillar VC、Fifth Quarter Ventures 和 Coalition Ventures 跟投，该公司正在努力使定制硬件加速成为软件开发人员可以访问的资源。

该资金将支持 BoolSi今年晚些时候推出私人测试版本，并加速开发一个平台，该平台可以自动将软件转换为在现场可编程门阵列（FPGAs）上运行的硬件加速器，而无需工程师学习硬件描述语言或传统的芯片设计工作流程。

重新构想从代码到硬件的路径

BoolSi 方法的核心是一个简单的想法：软件开发人员应该能够在不成为硬件工程师的情况下实现硬件级别的性能提升。

而不是将源代码逐行翻译成数字电路，BoolSi 训练机器学习模型来学习程序的行为。一旦系统了解输入和输出之间的转换，神经网络就会收敛成一个可以使用现有的芯片设计工具进行分析、验证和优化的完全数字电路。根据公司的说法，所产生的硬件不是原始代码的近似值，而是其行为的精确实现。

该公司将其描述为一个新的编译层，位于软件和硅片之间。开发人员在 C、C++ 或其他支持的语言中识别一个计算热点，BoolSi 会生成一个自定义的硬件加速器，以及所需的部署工件。结果是一个专门为该工作负载定制的协处理器。

为什么 FPGAs 很重要

BoolSi 的初始重点是 FPGAs，这是一类可以在制造后定制的可编程芯片。FPGAs 已经在机器人、边缘 AI 和嵌入式系统中变得越来越重要，因为它们可以以远低于传统 CPU 的延迟和功耗执行专用工作负载。

尽管它们具有优势，但 FPGA 开发对于大多数软件团队来说仍然很困难。现有的工具通常需要在硬件描述语言（如 Verilog 或 VHDL）方面具有专业知识，从而创建了一个陡峭的学习曲线，限制了采用。BoolSi 正试图通过将硬件生成视为编译问题而不是硬件设计问题来完全消除这一障碍。

从数月的工程到一个下午

该公司的一个更引人注目的例子涉及一个 10,000 行 C 正则表达式库，用于在文本流中识别电子邮件地址。在 ARM Cortex-A9 处理器上运行时，工作负载在 2.66 毫秒内完成。在编译为 BoolSi 生成的硬件加速器后，执行时间下降到 0.325 毫秒。使用八个并行硬件代理将延迟进一步降低到 0.042 毫秒，代表着与 CPU 基线相比 63 倍的改进。

更广泛的愿景超出了单个加速任务。BoolSi 相信，许多现代应用程序都包含可以从专用硬件中受益的重复循环、协议处理器、控制系统和处理内核。该公司希望原始软件本身可以作为规格，而不是强迫开发人员用专门的硬件语言重写这些组件。

机器人和嵌入式系统优先

BoolSi 首先针对在机器人中工作的嵌入式开发人员，在机器人中，延迟、功耗效率和实时性能往往决定产品是否成功。传感器融合、电机控制、光流估计和模型预测控制等应用都是硬件加速的自然候选者。

该公司的长期雄心壮志远不止于此。它设想了一个未来，每个 CPU 都与可以为其旁边运行的工作负载定制的可编程逻辑配对。随着 AI 辅助软件开发继续减少创建应用程序所需的时间，BoolSi 认为，下一个重大生产力飞跃可能来自于自动将这些应用程序转换为专用硬件。

如果这一愿景能够实现，那么软件工程和硬件工程之间的区别可能会变得比今天更不明显。目前，该公司专注于证明定制硅片可以像编写代码一样容易地访问。