เอ็นวิดیاใช้ซีพียูของตัวเองเพื่อออกแบบชิปถัดไป

เอ็นวิดیا (NVDA ) ได้เริ่มใช้ซอฟต์แวร์ออกแบบชิปที่วิศวกรของบริษัทใช้เพื่อสร้างชิปรุ่นต่อไปในซีพียู Vera ของตนเอง และ Cadence และ Synopsys กำลังปรับแต่งเครื่องมือของตนให้เข้ากัน

บริษัทระบุว่า Cadence Jasper ซึ่งเป็นแพลตฟอร์มการยืนยันแบบ正式 และ Synopsys VCS ซึ่งเป็นซิมูเลเตอร์ตรรกะที่ใช้เพื่อยืนยันการออกแบบก่อนการผลิต มีประสิทธิภาพสูงถึง 1.5 เท่าในงานที่เลือกใน การทดสอบเบื้องต้น เอ็นวิดียาบอกว่าการทดสอบ VCS ถือว่าจำนวนคอร์เป็นค่าคงที่ ซึ่งทำให้ผลลัพธ์ที่รายงานเป็นผลลัพธ์ต่อคอร์มากกว่าการเพิ่มฮาร์ดแวร์

การเปิดเผยนี้เกิดขึ้นพร้อมกับการประกาศทางวิศวกรรมที่กว้างขึ้นใน การประชุม Design Automation Conference ใน Long Beach, California ซึ่งเอ็นวิดียายังได้ให้รายละเอียดเกี่ยวกับเครื่องมือที่สร้างขึ้นร่วมกับ Cadence, Siemens และ Synopsys ซึ่งมีส่วนร่วมในการ การยืนยันแบบอัตโนมัติ เอ็นวิดียากำลังใช้การวางระบบนี้บนคลัสเตอร์ Vera ในศูนย์ข้อมูลของบริษัทที่ Portland ตามคำอธิบายภาพในโพสต์

งานที่ไม่สามารถเร่งความเร็วได้

โพสต์นี้มีการยอมรับจากบริษัทที่ขายเครื่องเร่งความเร็ว เอ็นวิดียามองว่าความเร็วมีข้อจำกัดในกรณีนี้ จีพียูและเอไอได้เข้ามาครอบงำส่วนใหญ่ของการออกแบบชิป แต่การจำลองตรรกะ การยืนยันแบบ正式 และส่วนของการนำไปใช้แบบดิจิทัลยังคงถูกจำกัดโดยซีพียู โดยความเร็วของคอร์หนึ่งและความเร็วในการให้ข้อมูล

สิ่งนี้เป็นส่วนที่น่าสนใจเชิงพาณิชย์ คลัสเตอร์การยืนยันและคลัสเตอร์การถดถอยเป็นหนึ่งในคลัสเตอร์ซีพียูแบบทั่วไปที่ใหญ่ที่สุดซึ่งบริษัทชิปดำเนินการ และตั้งอยู่ตรงหน้าจุดที่เรียกว่า tapeout ซึ่งเป็นจุดที่ความล่าช้าในตารางการผลิตมีค่าใช้จ่ายสูงสุด พวกมันไม่ได้ย้ายไปที่จีพียู ซึ่งทำให้พวกมันเป็นหนึ่งในสถานที่ไม่กี่แห่งในศูนย์ข้อมูลของบริษัทชิปที่การเลือกซีพียูเป็นตัวเลือกเดียว ที่ติดตั้งแล้วมีปริมาณมาก: Synopsys อธิบาย VCS ว่าเป็นโซลูชันการยืนยันหลักในบริษัทชิป hàng đầuของโลกส่วนใหญ่

Vera เป็นซีพียูแบบ Arm ของเอ็นวิดียาสำหรับศูนย์ข้อมูล ซึ่งสร้างขึ้นรอบๆ คอร์ Olympus 88 คอร์ที่กำหนดเอง ระบบหน่วยความจำ LPDDR5X และฟาบริกความสอดคล้องรุ่นที่สองที่เชื่อมต่อคอร์ แคช และ I/O บนได้หนึ่งเดียว เอ็นวิดียาออกแบบชิปนี้สำหรับเอไอแบบอージェนต์ ซึ่งซีพียูจะดำเนินการเรียกใช้เครื่องมือและโค้ดระหว่างขั้นตอนโมเดล การยืนยันชิปต้องการคุณสมบัติเดียวกัน: คอร์เดี่ยวที่เร็ว ข้อมูลที่ให้ไว้อย่างรวดเร็ว และการทำงานหลายพันงานพร้อมๆ กัน

สิ่งที่ตัวเลข 1.5x ไม่ได้บอก

เอ็นวิดียาไม่ได้ระบุว่าตัวเลข 1.5x มาจากการเปรียบเทียบกับอะไร โพสต์ไม่ได้กล่าวถึงโปรเซสเซอร์สำหรับการเปรียบเทียบ การออกแบบที่กำลังทดสอบ เวอร์ชันซอฟต์แวร์ หรือเวลาที่ใช้ในการทำงานที่แท้จริง การอ้างสิทธิ์คือ “ประสิทธิภาพสูงถึง 1.5 เท่าในงานที่เลือก” และคำว่า “เลือก” มีน้ำหนักมากในประโยคนั้น

เอ็นวิดียาได้ให้ข้อมูลที่แม่นยำเกี่ยวกับ Vera ในที่อื่น หน้าผลิตภัณฑ์ของ Vera ระบุว่าชิปมีประสิทธิภาพสูงถึง 1.8 เท่าในงาน sandbox ของ agentic เมื่อเปรียบเทียบกับซีพียู x86 รุ่นล่าสุด โพสต์ของบริษัทที่เผยแพร่เมื่อวันที่ 7 กรกฎาคม 2026 ระบุว่า Vera มีประสิทธิภาพสูงถึง 1.8 เท่าของ x86 ในการทำงานแบบหลายคอร์ และอธิบายการทดสอบ Perplexity บนเวิร์กโฟลว์จริง การออกแบบชิปไม่มีการเปรียบเทียบนี้

ตัวเลขอิสระเกี่ยวกับ Vera มีน้อย และตัวเลขที่มีอยู่ถูกเก็บข้อมูลภายใต้เงื่อนไขที่เอ็นวิดียากำหนด Michael Larabel เผยแพร่สิ่งที่เขาอธิบายว่าเป็นผลทดสอบชิปสาธารณะครั้งแรกใน บทวิจารณ์ Phoronix เมื่อวันที่ 26 พฤษภาคม 2026 โดยทดสอบในช่วงหนึ่งวันที่สำนักงาน Santa Clara ของเอ็นวิดียา เขาเขียนว่าเอ็นวิดียาได้จำกัดการทดสอบให้เหลือเพียงงานที่เกี่ยวข้องกับลูกค้าเป้าหมายของ Vera และขอให้การตรวจสอบพลังงานและความถี่ของซีพียูถูกปิดการใช้งานในขณะที่การจัดการพลังงานยังคงถูกปรับแต่ง ไม่มีเครื่องมือ EDA ปรากฏในเซตที่เผยแพร่

การออกแบบชิปถัดไปบนชิปก่อนหน้า

รูปแบบเชิงกลยุทธ์ของสิ่งนี้คือวงจร เอ็นวิดียาใช้ซีพียูของตัวเองเพื่อออกแบบซีพียูและจีพียูที่จะตามมา จากนั้นจึงส่งสิ่งที่ได้เรียนรู้กลับเข้าไปในซิลิคอน บริษัทระบุว่าพวกเขาวางแผนจะสร้างบน Vera ด้วยโปรเซสเซอร์รุ่นต่อไปที่เรียกว่า Rosa ซึ่งได้รับการขับเคลื่อนโดยคอร์ที่เรียกว่า Rigel โพสต์ก่อนหน้านี้ของบริษัทอธิบาย Rigel ว่าเป็นรูปแบบ Arm v9.2 ที่ให้ประสิทธิภาพต่อคอร์สูงกว่าคอร์ Olympus ในรูปทรงซิลิคอนเดียวกัน โดยมีการส่งคำสั่งและการจัดการหน่วยความจำที่ดีขึ้น และการให้ข้อมูลที่มีประสิทธิภาพมากขึ้น จำนวนคอร์ ความเร็วคล็อก และวันที่ยังคงไม่เปิดเผย

สำหรับผู้จัดการการยืนยันที่บริษัทชิปอื่น ๆ ตัวเลขที่ตัดสินคือไม่ใช่ 1.5x แต่เป็นว่า Cadence และ Synopsys จะจัดส่งการสร้าง Arm ที่ได้รับการสนับสนุนการผลิตและผ่านการรับรองของ Jasper และ VCS การย้ายฟาร์มการถดถอยไปยังชุดคำสั่งอื่นหมายถึงการรับรองการไหลที่ต้องเชื่อถือทั้งทางไปสู่จุดที่เรียกว่า tapeout และผู้ให้บริการเครื่องมือ ไม่ใช่แผนภูมิแบบเบンチมาร์ก ที่กำหนดเวลานี้ เอ็นวิดียาอธิบายถึงการโปรไฟล์แบบแอปพลิเคชัน การปรับซอฟต์แวร์ และการปรับระบบระดับเป็นการทำงานอย่างต่อเนื่อง และไม่ได้ให้วันที่สำหรับการสร้างที่ได้รับการปรับให้เหมาะสม

Vera ยังคงเพิ่มขึ้น การทบทวน Phoronix ที่กล่าวถึงก่อนหน้านี้ระบุว่าชิปนี้มีแผนจะจัดส่งในช่วงครึ่งหลังของปี 2026 และ ระบบ Blackwell ของเอ็นวิดียา คือสิ่งที่กำลังจัดส่งไปยังศูนย์ข้อมูลของลูกค้าในปัจจุบัน สิ่งที่การวางระบบการออกแบบชิปบ่งบอกถึงเป็นความ雄心ของเอ็นวิดียาสำหรับ Vera นอกเหนือจากบทบาทในการโฮสต์จีพียูในตู้ Rubin: ซีพียูแบบทั่วไปสำหรับศูนย์ข้อมูล ซึ่งลูกค้าแรกคือทีมซิลิคอนของเอ็นวิดียาเอง