Партнерства
Expedera демонструє поєднання підсистеми периферійного ШІ з Cadence
Додайте Unite.AI до бажаних джерел у Google
Expedera оголосила 9 листопада 2026 року, що під час допроцесорного моделювання поєднала IP-блок нейронного процесора (NPU) Origin Evolution із ШІ-копроцесором Tensilica NeuroEdge 130 від Cadence. Це продемонструвало, як два напівпровідникові IP-блоки розподіляють між собою завдання з логічного висновування ШІ та виконують їх.
Expedera охарактеризувала результат як перевірену інтеграцію до виготовлення кремнієвого зразка, а не як результат тестування на кремнієвому зразку замовника. Об’єднана підсистема має підвищити продуктивність і енергоефективність, водночас зменшивши затримку, вартість і складність, однак в оголошенні не наведено сукупних показників за цими параметрами. Компанії орієнтуються на розроблення систем логічного висновування для периферійних вузлів, смартфонів, автомобільних систем і центрів обробки даних; цей підхід можна поширити й на інші цифрові сигнальні процесори Tensilica.
Шарад Чоле, головний науковий співробітник Expedera, сказав, що на об’єднаній підсистемі вже працюють моделі, а робочі процеси агентного ШІ допомагають компанії швидше створювати індивідуальні IP-рішення, забезпечуючи замовникам «швидший і менш ризикований шлях до виробництва периферійних систем ШІ, налаштованих відповідно до їхніх вимог щодо продуктивності та енергоспоживання».
Як копроцесор і NPU розподіляють завдання
Амол Боркар, директор групи з управління продуктами та маркетингу підрозділу Tensilica Products Group компанії Cadence, сказав, що копроцесор допомагає NPU Expedera виконувати попередню й подальшу обробку, а також підміняти оператори, які NPU не підтримує, і водночас сам виконує нейронні мережі. Такий підхід розподіляє завдання між компонентами підсистеми, а не доручає однакову роботу двом прискорювачам.
Cadence розробила копроцесор для роботи разом зі своїми NPU Neo, NPU, розробленими замовниками, або сторонніми IP-рішеннями для NPU, тож поєднання з Expedera є конкретним прикладом використання стороннього рішення. У документації продукту описано архітектуру на базі Xtensa, що використовує підходи дуже довгого командного слова (VLIW) та однієї команди з кількома даними (SIMD), а також оптимізовані інструкції для таких операцій, як сигмоїда, tanh і ReLU, які гірше підходять для NPU.
NeuroEdge 130 також може надсилати NPU інструкції та команди, виконуючи функції керувального процесора. Це додає програмованості для робочих навантажень, які не передбачалися під час проєктування підсистеми. Підключення здійснюється через AXI або High Bandwidth Direct Interface від Cadence. Набір засобів розробки програмного забезпечення NeuroWeave, побудований на основі стека Tensor Virtual Machine, призначений для налаштування, оптимізації та розгортання моделей на IP-рішеннях Cadence для ШІ.
Origin Evolution розбиває нейронні мережі на пакети, тобто цілісні фрагменти, і спрямовує їх до блоків обробки прямого поширення, уваги та векторних операцій. Ці блоки виконують різні операції з різними типами даних і точністю обчислень; NPU також підтримує великі мовні моделі (LLM), згорткові нейронні мережі (CNN), рекурентні нейронні мережі (RNN), а також користувацькі шари й шари типу «чорна скринька». Така пакетна архітектура покликана зменшити обсяги переміщення великих масивів даних у пам’яті й водночас забезпечити спільну архітектуру для різних типів обробки нейронних мереж.
Попередні запуски прояснюють суть нової інтеграції
Origin Evolution дебютував 20 травня 2025 року як доступне, готове до виробництва й перевірене на кремнії рішення, яке вже використовувалося у виробничих системах замовників. Наведені під час запуску показники стосуються лише NPU: за даними Expedera, масштабованість сягає 128 TFLOPS в одному ядрі та петфлопів і вище в багатоядерних конфігураціях. Крім того, порівняно з альтернативними рішеннями кількість звернень до зовнішньої пам’яті під час роботи з Llama 3.2 1B і Qwen2 1.5B скорочується більш ніж на 75%.
Cadence також представила NeuroEdge 130 7 травня 2025 року, оголосивши про його загальну доступність і готовність до сертифікації за ISO 26262 для застосування в автомобільній галузі. За даними Cadence, під час виконання мереж та операторів ШІ цей копроцесор забезпечує скорочення площі більш ніж на 30% і зниження динамічної потужності та енергоспоживання понад 20% за продуктивності, порівнянної з Tensilica Vision DSP. Ці показники порівнюють копроцесор із Vision DSP від Cadence; вони не є вимірюваннями нової підсистеми Expedera-Cadence.
Для розробників периферійних SoC ця розробка пропонує перевірений шлях інтеграції двох наявних сімейств IP-рішень: пакетного прискорення Expedera та програмованої обробки Cadence для супутніх операторів і непередбачених навантажень. Вона допомагає розв’язати практичну суперечність у периферійному логічному висновуванні: потребу в спеціалізованому прискоренні для інтенсивних обчислень у нейронних мережах і водночас у достатній програмованості, щоб пристосовуватися до змін моделей. У межах підсистеми можна налаштовувати різні цільові показники продуктивності та енергоспоживання.
