シノプシス、インテルの14Aノード向けチップ設計ツールを認定

シノプシスは、チップ設計ソフトウェアをインテルの14Aノード向けに認定した。インテルは、このノードに対する支出を、確定的顧客のコミットメントにのみ従うと述べている。シノプシスは、2026年7月27日にカリフォルニア州ロングビーチで開催されたDesign Automation Conferenceで、この認定を発表した。認定されたツールチェーンには、デジタルおよびアナログの実装とサインオフ、電力、熱、電磁的挙動のマルチフィジクス解析、およびノード向けに調整されたインターフェイスおよびファウンドリIPブロックが含まれる。

これは、インテル14Aの設計エコシステムの状態が、単なるツールの発表よりも重要であることを示している。Nvidia (NVDA ) は、同じ会議で、自身のCPUを使用して次世代チップの設計を行った。

認定されたフローが購入するもの

最先端のプロセスは、チップの記述を製造可能なレイアウトに変換するソフトウェアがプロセスに調整され、設計ルールに対して検証されるまで、外部のチップデザイナーには使用できない。認定は、ベンダーのツールチェーンがこれらの要件を満たしていることを示すファウンドリーの承認である。認定が存在しない場合、顧客はノード上で実際の作業を開始できない。

シノプシスは、認定されたフローが実装にマルチフィジクス解析を組み込むと述べた。14Aの幾何学的特性では、後部から電力が供給され、ダイが3次元的に積層されるため、熱、電気、機械的効果は独立した問題として振舞うことを停止する。シノプシスは、これにより、遅い段階での再作業が減り、最初のシリコンでの成功率が高くなることを示唆している。シミュレーションをエンジニアリングツールに組み込むことは、この年のショーでのテーマであり、NvidiaもAIエージェントツールキットに物理シミュレーションを組み込んだ。

シノプシスはまた、Intel (INTC ) のEMIBとEMIB-Tパッケージ向けのマルチダイ設計環境、3DIC Compilerを拡張した。フローには、バンプとスルーシリコンビアプランニング、UCIeダイツーダイリンクの自動ルーティング、高帯域幅メモリスタック、パワー供給と熱解析が含まれる。シノプシスは、2026年3月のエンジニアリング投稿で、この問題の規模を、120mm×180mmのパッケージと30以上のブリッジを搭載した基板に示した。

IPの側面では、シノプシスはAIと高性能パーツ向けの新しいブロックをリストした。224G SerDes、PCIe 7.0、USB 4およびeUSBインターフェイス、および埋め込みメモリ、ロジックライブラリ、I/OセルをカバーするファウンドリIPが含まれる。これらは、顧客が設計するのではなく、ライセンスするピースであり、ノードを選択してテープアウトするまでの距離を短縮する。

インテルが14Aを顧客に依存させた理由

インテルのこのノードに対する姿勢は、異常に率直である。2025年7月の従業員への手紙で、CEOのLip-Bu Tanは、インテルが14Aを、大規模な外部顧客を中心に構築されたファウンドリプロセスとして開発しており、支出が確定的コミットメントに従うと述べた。「もう無制限の支出は行わない」。

2026年第二四半期の財務結果は、2026年7月23日に報告され、インテルファウンドリーは51億8000万ドルの収益を上げ、前年比31%増加したが、20億900万ドルの営業損失を出した。インテルは、同社の事業部間で行われた販売を除外するための51億5000万ドルの内部除外額を報告し、外部ファウンドリーの収益については明らかにしなかった。発表のリスク言語は、14Aおよび以降のノードの潜在的な大口顧客からの設計の勝利と需要のコミットメントを確保するための同社の努力を直接言及している。

認定はまた、ツールがどれだけ進化したかを示している。インテルファウンドリーのDirect Connectイベントで、インテルは、14Aのプロセス設計キットをリード顧客に配布し、テストチップを構築する予定があると述べた。シノプシスは、同日、14Aの作業を、インテル18Aのフローがすでに認定されている間、予備的なバリアントでの初期共同最適化と説明した。15ヶ月後、14Aには認定されたフローと名前の付いたIPリストがある。

14Aの次のステップ

インテルは、ノードがPowerDirect、18Aのバックサイドパワーネットワークに続く直接接触パワーデリバリースキームを使用することを述べている。インテルの近い将来の製造作業は、18A-Pにあり、2026年6月にリスク生産に入った。

エコシステムの提携は、設計の勝利の前にファウンドリーが取引する通貨である。GlobalFoundries (GFS ) とSEALSQ (LAES ) は、2026年7月にポスト量子セキュリティについて提携した。

インテルファウンドリーを評価するデザイナーにとって、実用的変更は、14Aが設計エントリからサインオフおよび先端パッケージングまで、ライセンス可能なIPが付属した検証済みのルートを持っていることである。インテルにとって、認定されたツールは、ノードの資本計画に依存するコミットメントの一つの障害を除去する。