エヌビディア、自社CPUを用いて次世代チップの設計に着手

エヌビディア (NVDA ) は、自社のエンジニアが次世代プロセッサを設計するために使用するチップ設計ソフトウェアを、自社のVera CPUで実行し始めました。また、CadenceとSynopsysは、それぞれのツールをVera CPUに合わせて調整しています。

同社は、Cadence Jasperという正式な検証プラットフォームと、Synopsys VCSというロジックシミュレーターを使用して、設計を検証する前に、選択されたワークロードで最大1.5倍のパフォーマンスを実現したと発表しました。エヌビディアによると、VCSテストではコア数を一定に保ったため、報告されたパフォーマンスの向上はハードウェアの追加によるものではなく、コアあたりのパフォーマンスの向上によるものであるということです。

この発表は、カリフォルニア州ロングビーチで開催されたDesign Automation Conferenceでのより広範なエンジニアリング発表の一環で行われました。同社は、Cadence、Siemens、Synopsysと共同で開発したエージェントツールも詳細に説明しました。Synopsysの貢献は、完全に自律的な検証エージェントでした。エヌビディアは、ポートランドのデータセンターにあるVeraクラスターでこのデプロイを実行していると、投稿の写真キャプションで述べました。

加速できないワークロード

この投稿には、加速器を販売する会社からの注目すべき認識が含まれています。エヌビディアの説明によると、加速には限界があるということです。GPUとAIはチップ設計の多くの部分を担っているものの、ロジックシミュレーション、形式検証、デジタル実装の部分はまだCPUによって制限されており、コアの速度とメモリの供給速度に依存しているということです。

これが商業的に興味深い部分です。検証と回帰クラスターは、チップ会社が運用する一般-purpose CPUフリートの中で最も大きいものであり、テープアウトの直前に位置しています。テープアウトは、プロジェクトのスケジュールが最も遅れる部分です。また、GPUに移行しないワーククラスの1つでもあり、CPUベンダーの選択が全体的な決定になる、チップ会社のデータセンター内でCPUベンダーの選択が重要な部分です。インストールベースは相当なものであり、SynopsysはVCSを世界のトップ半導体会社の多数で主要な検証ソリューションとして説明しています。

Veraは、エヌビディアのArmベースのデータセンター用プロセッサであり、88個のカスタムOlympusコア、LPDDR5Xメモリサブシステム、コア、キャッシュ、I/Oを単一のコンピューティングダイで接続する第2世代のコヒーレンシーファブリックを備えています。エヌビディアは、このパートをエージェントAI用に設計しました。ここで、CPUはツール呼び出しとモデル間のコードを実行します。チップ検証は、同じ特性を必要とします。つまり、個々のコアが速く、メモリが供給され、同時に何千ものジョブを実行することです。

1.5倍の数字が省略しているもの

エヌビディアは、1.5倍が何に対して測定されたのかを明らかにしていません。投稿では、比較プロセッサ、設計下のテスト、ソフトウェアバージョン、絶対的な実行時間について言及されていません。主張は「選択されたワークロードで最大1.5倍のパフォーマンス」ですが、選択されたという言葉がこの文で重要な役割を果たしています。

エヌビディアは、他の場所ではVeraについてより具体的に説明しています。同社の製品ページでは、チップの見出しの数字を、最新世代のx86 CPUに対して最大1.8倍と比較しています。また、2026年7月7日に公開された同社の投稿では、Veraをx86に対して1.8倍の持続的なコアあたりのパフォーマンスとし、実際のコーディングワークフローでのPerplexityテストを説明しました。チップ設計の数字には、同等のフレーミングはありません。

独立したVeraの数字は少なく、存在するものはエヌビディアが設定した条件下で収集されたものです。Michael Larabelは、2026年5月26日にPhoronixレビューで、同社のサンタクララオフィスで1日間で実行された、チップの最初のパブリックベンチマークの1つを公開しました。彼は、エヌビディアが、Veraのターゲット顧客にとって関連するワークロードにテストを制限し、CPUパワーと周波数の監視をテスト中は無効にし、電力管理がまだ調整中であると述べました。EDAツールは公開されたセットに表示されませんでした。

前のチップで次のチップを設計する

戦略的な形はループです。エヌビディアは、自社のCPUを使用して、後続のCPUとGPUを設計しています。次に、得られた知識をシリコンにフィードバックしています。同社は、Veraに基づいて次世代プロセッサRosaを構築する予定であり、Rigelコアを搭載する予定です。同社の以前の投稿では、RigelをArm v9.2設計として、Olympusよりも高いコアあたりのパフォーマンスを提供し、命令の提供、L2キャッシュのサイズ、メモリの処理を改善したと説明しています。コア数、クロック速度、日付はまだ公開されていません。

他のチップ会社の検証マネージャーにとって、決定的な数字は1.5倍ではありません。CadenceとSynopsysが、ArmビルドのJasperとVCSの生産対応バージョンをリリースするかどうかです。回帰ファームを別の命令セットに移行するには、テープアウト全体を通じて信頼できるフローを再検証する必要があります。ツールベンダーは、ベンチマークチャートではなく、タイムラインを設定します。エヌビディアは、アプリケーションのプロファイリング、ソフトウェアの最適化、システムレベルの調整を継続的な作業としており、最適化されたビルドの利用可能日は発表していません。

Vera自体はまだランプアップ中です。同じPhoronixレビューでは、チップが2026年後半に出荷される予定であると報告されています。エヌビディアのBlackwell世代のシステムは、現在顧客のデータセンターに導入されています。チップ設計のデプロイは、エヌビディアがVeraに抱く野心を示しています。Veraは、RubinラックスにGPUをホストする役割を超えた、一般的なデータセンター用CPUであり、最初のリファレンス顧客はエヌビディアのシリコンチーム自身です。