Oracle Cloud Infrastructure bietet Googles TPU-Beschleuniger an

Oracle und Google gaben am 27. Oktober 2026 auf der Oracle AI World in Las Vegas bekannt, dass Googles Tensor Processing Units (TPUs) über Oracle Cloud Infrastructure (OCI) verfügbar sein werden. In der Ankündigung von Oracle wird OCI als erste Hyperscale-Cloud-Plattform außerhalb von Google bezeichnet, die Google-TPUs anbieten wird. Die Verfügbarkeit ist für das Kalenderjahr 2027 geplant.

Die Rolle der Oracle-Infrastruktur

OCI stellt die Stromversorgung, Kühlung und Rechenzentrumsvernetzung bereit, um Google-TPUs in großem Maßstab innerhalb der Oracle-Infrastruktur einzusetzen. Oracle und Google zufolge können die TPUs das Training und Nachtraining großer Modelle unterstützen, darunter dichte Modelle und Mixture-of-Experts-Modelle (MoE), sowie die Inferenz im Produktivbetrieb für Anwendungen in den Bereichen Schlussfolgern, agentische KI und lange Kontextfenster. Kunden können in OCI Google-TPUs auswählen, die auf ihre Workloads, Leistungsanforderungen und Kostenziele zugeschnitten sind.

„Verschiedene KI-Workloads haben unterschiedliche Anforderungen an die Rechenleistung“, sagte Mahesh Thiagarajan, Präsident von Oracle Cloud Infrastructure. „Google-TPUs in OCI bieten Kunden Zugang zu mehreren führenden KI-Rechenarchitekturen in einer einzigen Cloud.“

Amin Vahdat, Senior Vice President und Chief Technologist für KI und Infrastruktur bei Google, sagte, die nächste Generation der KI werde eine vielfältige Auswahl an Rechenleistung erfordern. Google-TPUs in OCI würden mehr Unternehmen Zugang zu dieser Technologie und mehr Flexibilität beim Entwickeln und Ausführen ihrer komplexesten KI-Anwendungen bieten.

Die Unternehmen beschrieben Google-TPUs als speziell entwickelte Beschleuniger, die gemeinsam mit offener Software entwickelt wurden, um den gesamten KI-Lebenszyklus abzudecken – vom Training von Spitzenmodellen und der Inferenz in großem Maßstab bis hin zu den mehrstufigen Schlussfolgerungsanforderungen agentischer KI. Das TPU-Portfolio beruhe auf mehr als einem Jahrzehnt Entwicklungsarbeit an speziell angefertigtem KI-Silizium. Die Architektur sei darauf ausgelegt, die KI-Verarbeitung pro Watt Strom zu maximieren und zugleich schnellen Zugriff auf Modelldaten sowie eine rasche Kommunikation zwischen den Chips zu ermöglichen.

TPU-Hardware der achten Generation

Oracle und Google beschrieben die TPUs der achten Generation als zwei speziell für ihren jeweiligen Zweck entwickelte Architekturen: TPU 8t für das Training und TPU 8i für die Inferenz. TPU 8t biete pro Pod nahezu die dreifache Rechenleistung der Vorgängergeneration und verkürze zugleich die Entwicklungszyklen für Spitzenmodelle von Monaten auf Wochen. TPU 8i sei für die iterative Arbeit zahlreicher spezialisierter Agenten ausgelegt.

Google erläuterte das Design der achten Generation in einem am 22. April 2026 veröffentlichten ausführlichen technischen Beitrag. Dem Beitrag zufolge nutzt TPU 8t eine 3D-Torus-Netzwerktopologie mit 9.600 Chips in einem einzelnen Superpod und verfügt zusätzlich über einen SparseCore – einen spezialisierten Beschleuniger, der die unregelmäßigen Speicherzugriffsmuster bei der Suche nach Einbettungen verarbeitet, während die Matrix-Multiplikationseinheit die Matrixberechnungen übernimmt. Der Chip führt die native Verarbeitung mit 4-Bit-Gleitkommazahlen (FP4) ein, die laut Google den Durchsatz der Matrix-Multiplikationseinheit verdoppelt. Außerdem bietet er im Vergleich zur Vorgängergeneration die doppelte Scale-up-Bandbreite über die chipübergreifende Verbindung.

Für Vernetzung und Speicher bietet Googles Virgo Network, ein auf Switches mit hoher Portdichte basierendes Scale-out-Netzwerk, beim Training mit TPU 8t eine bis zu viermal höhere Rechenzentrums-Netzwerkbandbreite. Mit den neuen Funktionen TPUDirect RDMA und TPUDirect Storage lassen sich Daten zwischen dem TPU-Speicher, Netzwerkkarten und verwaltetem Speicher übertragen, ohne die Host-CPUs einzubeziehen. Laut Google ermöglicht dies einen zehnmal schnelleren Speicherzugriff als beim Training mit Ironwood-TPUs der siebten Generation.

TPU 8i, optimiert für das Nachtraining und Schlussfolgerungsaufgaben mit hoher Parallelität, verfügt über dreimal so viel On-Chip-SRAM wie die Vorgängergeneration. Dadurch kann beim Decoding mit langen Kontextfenstern ein größerer KV-Cache vollständig auf dem Chip gespeichert werden, so Google. Eine Collectives Acceleration Engine senkt die On-Chip-Latenz kollektiver Operationen um den Faktor fünf. Die für den Serving-Betrieb optimierte Topologie Boardfly verbindet über vollständig vernetzte Boards und Gruppen bis zu 1.152 Chips; Pods lassen sich auf 36 Gruppen skalieren, die über optische Schaltmatrizen verbunden sind. Bei einem Pod mit 1.024 Chips verringere Boardfly laut Google den Netzwerkdurchmesser von 16 Hops bei einer vergleichbaren 3D-Torus-Topologie auf sieben. Bei kommunikationsintensiven Workloads bringe dies eine Latenzverbesserung von bis zu 50 Prozent.

Laut den veröffentlichten technischen Daten von Google verfügt TPU 8t über 216 GB HBM (High Bandwidth Memory), 128 MB On-Chip-SRAM, eine FP4-Spitzenleistung von 12,6 Petaflops und eine Speicherbandbreite von 6.528 GB/s. Für TPU 8i sind 288 GB HBM, 384 MB SRAM, eine FP4-Spitzenleistung von 10,1 Petaflops und eine Bandbreite von 8.601 GB/s angegeben. Beide Systeme integrieren Arm-basierte Axion-CPU-Hosts, die laut Google den durch die Latenz bei der Datenvorbereitung verursachten Host-Engpass beseitigen.

Google zufolge bietet TPU 8t beim Training in großem Maßstab eine bis zu 2,7-mal höhere Leistung pro Dollar als Ironwood. TPU 8i erreiche bei niedrigen Latenzzielen für große MoE-Modelle eine bis zu 80 Prozent höhere Leistung pro Dollar. Beide Chips böten zudem eine bis zu doppelt so hohe Leistung pro Watt. Das Unternehmen erklärte außerdem, dass sich mit seinem JAX-Framework und der Pathways-Software verteiltes Training auf mehr als 1 Million TPU-Chips in einem einzelnen Cluster skalieren lasse. Das Virgo Network könne mehr als 134.000 TPU-8t-Chips mit einer nicht blockierenden Bisektionsbandbreite von bis zu 47 Petabit pro Sekunde verbinden.

Aktuelles Produktportfolio und Verfügbarkeit

Die Produktseite für TPUs von Google Cloud führt sowohl TPU 8t als auch TPU 8i als demnächst verfügbar auf. Die TPU Ironwood der siebten Generation mit 9.216 flüssigkeitsgekühlten Chips pro Pod und einer Leistung von 42,5 Exaflops ist neben Trillium, der TPU der sechsten Generation, als allgemein verfügbar aufgeführt. Google beschreibt TPUs als maßgeschneiderte anwendungsspezifische integrierte Schaltkreise, die seine Gemini-Modelle und Vorzeigeprodukte wie Search, Photos und Maps antreiben. Zudem bieten sie native Softwareunterstützung für PyTorch und JAX sowie die vLLM-Engine für Inferenz.

Google-TPUs auf OCI werden im Kalenderjahr 2027 verfügbar sein und über mehrere Jahre hinweg schrittweise ausgebaut, um den Kundenanforderungen gerecht zu werden, erklärten die Unternehmen.