Expedera demonstriert die Kombination eines Edge-KI-Subsystems mit Cadence

Expedera gab am 9. November 2026 bekannt, dass das Unternehmen seine Origin Evolution IP für neuronale Verarbeitungseinheiten (NPU) in einer Simulation vor der Fertigung mit Cadences Tensilica NeuroEdge 130 AI Co-Processor kombiniert hat. Dabei wurde gezeigt, wie die beiden Halbleiter-IP-Blöcke KI-Inferenz-Workloads aufteilen und ausführen.

Expedera bezeichnete das Ergebnis als validierte Integration vor der Fertigung, nicht als Benchmark auf Kundensilizium. Das kombinierte Subsystem soll Leistung und Energieeffizienz verbessern und zugleich Latenz, Kosten und Komplexität senken; die Ankündigung enthält jedoch keine gemeinsamen Messwerte zu diesen Zielen. Die Unternehmen zielen auf Inferenzdesigns für Edge-Knoten, Smartphones, Fahrzeugsysteme und Rechenzentren ab. Der Ansatz lässt sich auch auf andere digitale Signalprozessoren von Tensilica ausweiten.

Sharad Chole, Chief Scientist bei Expedera, sagte, dass Modelle auf dem kombinierten Subsystem ausgeführt werden und agentische KI-Workflows dem Unternehmen dabei helfen, kundenspezifische IP schneller bereitzustellen. Dadurch erhielten Kunden „einen schnelleren, risikoärmeren Weg zur Produktion von Edge-KI, abgestimmt auf ihre Leistungs- und Energieanforderungen“.

Wie Co-Prozessor und NPU die Arbeit aufteilen

Amol Borkar, Group Director für Produktmanagement und Marketing bei Cadences Tensilica Products Group, sagte, der Co-Prozessor unterstütze Expederas NPU bei der Vorverarbeitung, Nachverarbeitung und beim Ausweichen auf Ersatzlösungen für Operatoren und führe zugleich neuronale Netze aus. So entsteht innerhalb des Subsystems eine Arbeitsteilung, statt zwei Beschleunigern identische Aufgaben zuzuweisen.

Cadence hat den Co-Prozessor für den Einsatz mit den eigenen Neo-NPUs, von Kunden entwickelten NPUs oder NPU-IP von Drittanbietern konzipiert. Die Kombination mit Expedera ist ein konkretes Beispiel für Letzteres. In der Produktdokumentation wird eine Xtensa-basierte Architektur beschrieben, die Techniken mit sehr langen Befehlswörtern (VLIW) und einem Befehl für mehrere Daten (SIMD) nutzt. Sie umfasst optimierte Befehle für Operationen wie Sigmoid, tanh und ReLU, die sich weniger gut für NPUs eignen.

Der NeuroEdge 130 kann einer NPU außerdem als Steuerprozessor Befehle und Kommandos erteilen. Das schafft zusätzliche Programmierbarkeit für Workloads, die beim Entwurf des Subsystems noch nicht vorhergesehen wurden. Die Verbindung erfolgt über AXI oder Cadences High Bandwidth Direct Interface. Mit dem NeuroWeave Software Development Kit, das auf dem Tensor Virtual Machine-Stack basiert, lassen sich Modelle für Cadence-KI-IP abstimmen, optimieren und bereitstellen.

Origin Evolution zerlegt neuronale Netze in Pakete, also zusammenhängende Fragmente, und leitet sie durch Verarbeitungsblöcke für Vorwärtsverarbeitung, Attention und Vektorverarbeitung. Die Blöcke bewältigen unterschiedliche Operationen, Datentypen und Genauigkeiten; die NPU unterstützt außerdem LLMs, CNNs, RNNs sowie kundenspezifische und Black-Box-Schichten. Das Paketdesign soll umfangreiche Speichertransfers reduzieren und zugleich ermöglichen, verschiedene Arten von Netzwerkarbeit auf einer gemeinsamen Architektur auszuführen.

Frühere Markteinführungen ordnen die neue Integration ein

Origin Evolution kam am 20. Mai 2025 auf den Markt und wurde als verfügbar, produktionsreif und in Kundenproduktionsdesigns im Silizium erprobt vorgestellt. Die Leistungsangaben der Markteinführung beziehen sich ausschließlich auf die NPU: Expedera gibt eine Skalierbarkeit bis zu 128 TFLOPS mit einem Kern sowie bis in den PetaFLOPS-Bereich und darüber hinaus mit mehreren Kernen an. Außerdem meldet das Unternehmen für Llama 3.2 1B und Qwen2 1.5B eine Verringerung externer Speicherzugriffe um mehr als 75 Prozent gegenüber alternativen Lösungen.

Cadence hatte den NeuroEdge 130 ebenfalls am 7. Mai 2025 vorgestellt und dabei seine allgemeine Verfügbarkeit sowie die Eignung für ISO 26262 in Automobilanwendungen bekannt gegeben. Für KI-Netze und -Operatoren meldete Cadence bei vergleichbarer Leistung gegenüber Tensilica Vision DSPs eine Flächeneinsparung von mehr als 30 Prozent sowie eine Verringerung der dynamischen Leistungsaufnahme und des Energieverbrauchs um über 20 Prozent. Diese Angaben vergleichen den Co-Prozessor mit Cadences Vision DSPs; sie sind keine Messwerte für das neue Expedera-Cadence-Subsystem.

Für Entwickler von Edge-SoCs stellt die Entwicklung einen validierten Integrationspfad zwischen zwei bestehenden IP-Familien dar: der paketbasierten Beschleunigung von Expedera und der programmierbaren Verarbeitung zusätzlicher Operatoren und unerwarteter Workloads durch Cadence. Damit begegnet sie einem praktischen Zielkonflikt bei der Edge-Inferenz: spezialisierte Beschleunigung für rechenintensive Netzwerkoperationen auf der einen Seite und genügend Programmierbarkeit, um sich wandelnde Modelle zu unterstützen, auf der anderen. Das Subsystem lässt sich auf unterschiedliche Leistungs- und Energieziele konfigurieren.