Synopsys і TSMC розширюють роботу зі ШІ‑дизайном до A14 та спільно упакованої оптики

Synopsys 23 вересня 2026 року оголосила новий набір співпраць з TSMC з метою прискорення розробки наступного покоління ШІ, високопродуктивних обчислень (HPC) та передових напівпровідникових систем, охоплюючи сертифіковані потоки проектування за процесом A14 від TSMC, робочі процеси агентного ШІ, підтримку багаточипових пакувань, спільно упаковану оптику та розширений 2‑нм кремнієвий IP.

Компанії заявили, що спільна робота поєднує електронну автоматизацію проектування (EDA), що працює на базі ШІ потоки, методології підпису, орієнтовані на мультифізику, багаточипові потоки проектування та доведений у кремнії Interface і Foundation IP, і спрямована на допомогу спільним клієнтам у вирішенні зростаючої складності проектування, прискорюючи впровадження останнього процесу TSMC та технологій передового пакування.

“Як системи ШІ продовжують зростати в масштабах і складності, клієнти потребують доведених IP, інтелектуальних рішень для проектування та передових методологій пакування, які працюють разом бездоганно,” сказав Майкл Бюлер-Гарсія, старший віце‑президент Synopsys. “Наші спільні інновації з TSMC охоплюють безперервність можливостей спільного проектування кремнію та систем, необхідних для прискорення розробки наступного покоління систем ШІ та високопродуктивних обчислень.”

Aveek Sarkar, директор підрозділу екосистем та управління альянсами в TSMC, сказав, що співпраця в рамках Платформи відкритих інновацій TSMC (OIP) поєднує сертифіковані рішення EDA та доведений у кремнії IP від Synopsys з останніми процесами та інноваціями пакування TSMC, і зазначив, що ця робота відповідає вимогам клієнтів щодо продуктивності, інтеграції та енергоефективності в ШІ та високопродуктивних обчисленнях.

Сертифікація A14 та робочі процеси агентного ШІ

Серед останніх досягнень, які компанії назвали, – сертифікація A14 у цифрових та аналогових потоках Synopsys, а також впровадження можливостей агентного ШІ. Synopsys повідомив, що сертифіковані потоки надають клієнтам комплексну методологію, що охоплює впровадження до підпису, для прискорення збіжності дизайну на технології A14 від TSMC.

У аналоговому проектуванні обидві компанії співпрацюють над впровадженням маршрутизації пристроїв на A14, що, за словами оголошення, є ключовим етапом для автоматизації розміщення‑маршрутизації передових аналогових схем, що підвищує продуктивність розмітки та прискорює впровадження передових процесних технологій.

Компанії також застосовують агентний ШІ для автоматизації аналогових, цифрових та багаточипових робочих процесів проектування з метою підвищення продуктивності та автономності. За даними Synopsys, його інструмент Custom Compiler прискорює міграцію аналогових схем, тоді як Fusion Compiler використовує аналіз за допомогою великих мовних моделей для підвищення продуктивності.

Для швидшої гетерогенної інтеграції у багаточипових дизайнах Synopsys повідомив про новий агентний ШІ процес спільної оптимізації планування чиплетів, що базується на платформі 3DIC Compiler і автоматизує складні завдання планування, прискорюючи збіжність дизайну та підтримуючи технології 3DFabric від TSMC.

Багаточипове живлення та спільно упакована оптика

У оголошенні інтегровані регулятори напруги (IVR) названі ключовою технологією для підвищення енергоефективності та цілісності живлення у багаточипових дизайнах, оскільки системи наступного покоління ШІ підвищують вимоги до постачання енергії. Synopsys зазначив, що його платформа 3DIC Compiler тепер дозволяє дизайнерам спільно проектувати та симулювати IVR на технології CoWoS від TSMC в уніфікованому середовищі для передового пакування.

Synopsys також повідомив, що продовжує спільну роботу з TSMC над впровадженням спільно упакованої оптики (CPO) у технології TSMC‑COUPE через інтегрований фотонний та електронний спільний процес проектування, що охоплює реалізацію 3DIC, мультифізичний аналіз та оптимізацію. Обидві компанії зазначили, що ця ініціатива допомагає спільним клієнтам розробляти та верифікувати передові архітектури оптичних інтерконектів для систем, що використовують багаточипові дизайни.

Важливі етапи кремнієвого IP на N2P та N3P

Synopsys повідомив, що надає Interface, Foundation та Silicon Lifecycle Management (SLM) IP, оптимізовані для передових процесних технологій TSMC, будуючи на успіху першого кремнію в технологіях N5, N3P та N2P від TSMC. Компанія описала портфель як найширший у галузі свого типу і зазначила, що він спрямований на допомогу клієнтам у зниженні ризиків, прискоренні виходу на ринок та досягненні цілей щодо енергоефективності, продуктивності та масштабованості в ШІ, HPC, дата‑центрах, edge‑ та фізичних AI‑системах.

На процесі N2P від TSMC Synopsys повідомив про досягнення у впровадженні IP та етапи tape‑out для дизайнів ШІ та HPC, що охоплюють PCIe 7.0, HBM4, LPDDR6/5X/5, 224 G Ethernet PHY, UCIe, OTP та передові рішення моніторингу процесу, напруги та температури (PVT). Компанія зазначила, що ці рішення забезпечують високошвидкісне з’єднання, продуктивність пам’яті та інтелект у реальному часі, необхідні для вимогливих навантажень ШІ.

Для багаточипової інтеграції Synopsys заявив, що продемонстрував кремнієвий UCIe‑A 32 G/40 G на тестовому чипі N3P від TSMC, інтегрований з інтерпозером CoWoS‑S, підтверджуючи високошвидкісне з’єднання die‑to‑die для систем ШІ. Компанія також нещодавно завершила tape‑out IP UCIe 64 G на процесорах 2 нм та 3 нм і зазначила, що IP забезпечує видимість у системі завдяки вбудованим можливостям design‑for‑test.

Synopsys заявила, що нещодавно розширила свій портфель підтверджених у кремнії Foundation, MIPI та пам’яті IP для процесорних технологій TSMC N3P і N2P і розробляє IP на компактних процесних технологіях «C» від 6 нм до 3 нм. За словами компанії, ці IP‑рішення забезпечують вищу інтеграцію, нижчий рівень споживання енергії та швидше впровадження у застосуваннях штучного інтелекту, дата‑центрів, мереж, мобільних пристроїв, автомобільної галузі та периферійного ШІ.