STMicroelectronics об’єднує STM32 для фізичного ШІ та автомобільної галузі

На головній доповіді STM32 Summit 2026 3 листопада 2026 року STMicroelectronics представила уніфіковану платформу мікроконтролерів STM32 і три продуктові лінійки STM32A для систем із високими вимогами до безпеки та автомобільних систем. Так компанія поширює спільну основу для периферійного ШІ на промислові, автомобільні та робототехнічні розробки.

Стратегія зміщує акцент із вибору окремого мікроконтролера на повторне використання спільної інженерної основи. ST пояснює це тим, що транспортні засоби, роботи й промислове обладнання дедалі частіше потребують тих самих базових можливостей: ШІ, сенсорних функцій, зв’язку, детермінованого керування, функцій безпеки та захисту. У кожної галузі залишаються власні стандарти сертифікації, умови експлуатації та вимоги до життєвого циклу, однак команди розробників можуть переносити код, інструменти й інтелектуальну власність між розробками, а не розділяти програмне забезпечення за галузями.

Ремі Ель-Уаззан, президент групи мікроконтролерів, цифрових інтегральних схем і радіочастотних продуктів ST, підсумував цю мету в повідомленні від 4 листопада 2026 року: «Інновації у вбудованих системах не повинні змушувати розробників починати все спочатку з кожним новим продуктом». Його ширша мета — зменшити фрагментацію та завдяки ширшому повторному використанню програмного забезпечення зробити STM32 еталонною платформою мікроконтролерів у різних галузях.

Спільна архітектура, програмне забезпечення та виробництво

Платформа спирається на три основи. Єдність портфеля забезпечують ядра Arm Cortex-M і багаторазово використовувані компоненти інтелектуальної власності для периферійного ШІ, зв’язку, функціональної безпеки та захисту. STM32Cube, ST Edge AI Suite і ширша екосистема Arm утворюють спільну програмну основу. Виробнича база поєднує флеш-пам’ять ST за техпроцесом 40 нм і технологію FD-SOI 18 нм із вбудованою пам’яттю з фазовим переходом, а також технології вбудованої енергонезалежної пам’яті TSMC. Завдяки цьому дорожні карти продуктів можуть спиратися на спільну роботу з розроблення й перевірки технологічних процесів.

Для програмної підтримки також передбачено два шляхи кваліфікації. У промислових проєктах і автомобільних проєктах, що не використовують AUTOSAR, застосовують безкоштовні інструменти STM32Cube та вбудовані програмні компоненти. Натомість автомобільні програми на базі AUTOSAR доповнюють кваліфікованими програмними компонентами ST та інтеграцією у фреймворки AUTOSAR за допомогою інструментів партнерів. Така структура покликана зберегти звичний процес розроблення й водночас забезпечити документацію з безпеки та підтримку кваліфікації, потрібні для систем із підвищеними вимогами до функціональної цілісності.

Arm бере участь у проєкті не лише як постачальник наявних ядер. Дрю Генрі, виконавчий віцепрезидент напряму Physical AI компанії Arm, заявив, що ST стане провідним партнером у визначенні майбутнього портфеля Cortex-M, а Cadence долучиться як ключовий партнер із проєктування. Це зобов’язання пов’язує стратегію ST щодо повторного використання з розвитком самої архітектури ядер, а не обмежує спільну платформу лише пристроями, доступними сьогодні.

Рівні STM32A та прискорення Neural-ART

Перша хвиля STM32A охоплює три рівні керування. STM32A4 пропонує до 0,5 МБ пам’яті, підтримку QM/ASIL-B і криптографічні функції для локальних сенсорів, виконавчих механізмів, точок контролю доступу, систем моніторингу безпеки та компактних контролерів. STM32A5 забезпечує до 4 МБ пам’яті, підтримку ASIL-B і посилений захист для систем кузова й комфорту, а також промислових, робототехнічних та енергетичних застосувань середнього рівня, критичних до безпеки. STM32A9 підтримує до 12 МБ пам’яті та додає підтримку ASIL-D і орієнтовані на Ethernet засоби зв’язку для багатодоменного керування в реальному часі.

Архітектура STM32A9 із розділенням і блокуванням режимів може віддавати пріоритет ASIL-D або, за словами ST, забезпечувати вдвічі вищу продуктивність ASIL-B, коли ASIL-D не потрібен. Перші три мікроконтролери STM32A уже надають замовникам для оцінювання; ширша доступність має розпочатися з STM32A9 у першій половині 2027 року.

Периферійний ШІ — ще один спільний базовий компонент: у технічній презентації ST зазначає, що її власний прискорювач потокової обробки даних Neural-ART доступний у STM32N6, його планують додати до STM32H7P у першій половині 2027 року, а до STM32A9 його вже включено. Архітектура потокової обробки даних має зменшити вимоги до пропускної здатності пам’яті та енергоспоживання.

Зв’язок між сенсором і виконавчим механізмом

ST і NVIDIA також реалізували на STM32H7 перевірку концепції Holoscan Sensor Bridge. У найближчі місяці ST планує випустити програмне забезпечення мосту як штатний компонент STM32Cube, завдяки чому зв’язок сенсорів і виконавчих механізмів через Ethernet стане доступним для значної частини портфеля STM32. У роботі це розміщує мікроконтролери на шляху керування між сенсорами, обробленням ШІ вищого рівня та виконавчими механізмами — там, де мають узгоджено працювати детермінований зв’язок і функції безпеки.

Отже, безпосереднє значення цієї ініціативи полягає радше в архітектурному підході, ніж в окремих характеристиках мікросхеми: ST об’єднує периферійний ШІ, детерміноване керування та кваліфікацію з функціональної безпеки в межах однієї моделі розроблення. Оскільки пристрої STM32A поки що лише надають замовникам для оцінювання, а ширша доступність очікується пізніше, відкрите питання полягає в тому, який обсяг коду та робіт із перевірки замовники зможуть переносити між промисловими, робототехнічними й автомобільними розробками, коли спільна платформа стане їм доступна.