STMicroelectronics ujednolica STM32 z myślą o fizycznej sztucznej inteligencji i motoryzacji

STMicroelectronics zaprezentowała ujednoliconą platformę mikrokontrolerów STM32 oraz trzy linie produktów STM32A przeznaczone do systemów o wysokich wymaganiach w zakresie bezpieczeństwa i systemów motoryzacyjnych podczas wystąpienia otwierającego STM32 Summit 2026 3 listopada 2026 r., rozszerzając wspólną podstawę brzegowej sztucznej inteligencji na projekty przemysłowe, motoryzacyjne i robotyczne.

Strategia ta przenosi punkt ciężkości z wyboru pojedynczego mikrokontrolera na ponowne wykorzystywanie wspólnej bazy inżynieryjnej. ST uzasadnia ją tym, że pojazdy, roboty i urządzenia przemysłowe coraz częściej wymagają tych samych podstawowych funkcji: sztucznej inteligencji, zmysłów, łączności, sterowania deterministycznego, bezpieczeństwa funkcjonalnego i ochrony. Poszczególne rynki nadal mają odrębne normy certyfikacyjne, warunki pracy i oczekiwania dotyczące cyklu życia produktów, jednak zespoły projektowe mogą przenosić kod, narzędzia i własność intelektualną między projektami, zamiast rozdzielać oprogramowanie na osobne domeny.

Remi El-Ouazzane, prezes Grupy Produktów Mikrokontrolery, Cyfrowe Układy scalone i Produkty RF w ST, podsumował ten cel w komunikacie z 4 listopada 2026 r.: „Innowacje w systemach wbudowanych nie powinny wymagać od programistów rozpoczynania pracy od nowa przy każdym nowym produkcie”. Jego szerszym celem jest ograniczenie fragmentacji i uczynienie STM32 referencyjną platformą mikrokontrolerów w różnych branżach dzięki szerszemu ponownemu wykorzystaniu oprogramowania.

Wspólna architektura, oprogramowanie i produkcja

Platforma opiera się na trzech filarach. Spójność oferty zapewniają rdzenie Arm Cortex-M oraz wielokrotnego użytku własność intelektualna związana z brzegową sztuczną inteligencją, łącznością, bezpieczeństwem funkcjonalnym i ochroną. STM32Cube, ST Edge AI Suite oraz szerszy ekosystem Arm tworzą wspólną bazę oprogramowania. Podstawę produkcyjną stanowią technologie ST: pamięć Flash w procesie 40 nm i FD-SOI w procesie 18 nm z wbudowaną pamięcią zmiennofazową, a także technologie wbudowanej pamięci nieulotnej TSMC. Dzięki temu plany rozwoju produktów mogą korzystać ze wspólnych prac nad procesami i ich walidacją.

Wsparcie programowe obejmuje także dwie ścieżki kwalifikacji. W projektach przemysłowych i motoryzacyjnych niekorzystających z AUTOSAR używa się bezpłatnych narzędzi i komponentów wbudowanych STM32Cube. W programach motoryzacyjnych opartych na AUTOSAR dodaje się natomiast kwalifikowane komponenty programowe ST oraz integrację z platformami AUTOSAR przy użyciu narzędzi partnerów. Taka struktura ma zachować znaną ścieżkę rozwoju, a jednocześnie zapewnić dokumentację bezpieczeństwa i wsparcie kwalifikacyjne wymagane w systemach o wyższych poziomach integralności.

Udział Arm wykracza poza dostarczanie istniejących rdzeni. Drew Henry, wiceprezes wykonawczy działu Physical AI w Arm, powiedział, że ST będzie głównym partnerem przy określaniu przyszłej oferty Cortex-M, a Cadence weźmie udział w tych pracach jako kluczowy partner projektowy. Zobowiązanie to wiąże strategię ST opartą na ponownym wykorzystaniu z ewolucją samej architektury rdzeni, zamiast ograniczać wspólną platformę do obecnych układów.

Segmenty STM32A i akceleracja Neural-ART

Pierwsza fala STM32A obejmuje trzy poziomy sterowania. STM32A4 oferuje do 0,5 MB pamięci oraz obsługę QM/ASIL-B i funkcje kryptograficzne na potrzeby lokalnych czujników, elementów wykonawczych, punktów kontroli dostępu, monitorów bezpieczeństwa i kompaktowych sterowników. STM32A5 zapewnia do 4 MB pamięci, obsługę ASIL-B i zwiększone bezpieczeństwo systemów nadwozia i komfortu, a także średniej klasy przemysłowych, robotycznych i energetycznych zastosowań krytycznych dla bezpieczeństwa. STM32A9 obsługuje do 12 MB pamięci oraz zapewnia obsługę ASIL-D i łączność opartą na Ethernet na potrzeby wielodomenowego sterowania w czasie rzeczywistym.

Architektura split-lock układu STM32A9 może nadawać priorytet ASIL-D lub — jak podała ST — zapewniać dwukrotnie większą wydajność przy ASIL-B, gdy ASIL-D nie jest potrzebne. Pierwsze trzy mikrokontrolery STM32A są udostępniane klientom do testów, a szersza dostępność ma rozpocząć się od STM32A9 w pierwszej połowie 2027 r.

Brzegowa sztuczna inteligencja to kolejny wspólny element konstrukcyjny: w prezentacji technicznej ST podaje, że jej własny akcelerator przepływu danych Neural-ART jest dostępny w układzie STM32N6, jego wdrożenie w STM32H7P planowane jest na pierwszą połowę 2027 r., a układ STM32A9 będzie go zawierał. Architektura przepływu danych ma ograniczyć wymagania dotyczące przepustowości pamięci i zużycie energii.

Łączność między czujnikami a elementami wykonawczymi

ST i NVIDIA zrealizowały także weryfikację koncepcji Holoscan Sensor Bridge na układzie STM32H7. ST planuje udostępnić oprogramowanie mostu jako natywny komponent STM32Cube w nadchodzących miesiącach, zapewniając łączność czujników i elementów wykonawczych opartą na Ethernecie w znacznej części oferty STM32. W robocie umieszcza to mikrokontrolery na ścieżce sterowania między czujnikami, przetwarzaniem sztucznej inteligencji wyższego poziomu a elementami wykonawczymi, gdzie deterministyczna komunikacja i funkcje bezpieczeństwa muszą działać wspólnie.

Bezpośrednie znaczenie tej inicjatywy ma zatem charakter architektoniczny, a nie sprowadza się do specyfikacji pojedynczego układu: ST łączy brzegową sztuczną inteligencję, sterowanie deterministyczne i kwalifikację bezpieczeństwa w ramach jednego modelu rozwoju. Ponieważ układy STM32A są na razie udostępniane do testów, a szersza dostępność dopiero przed nami, pozostaje pytanie, jak wiele kodu i prac walidacyjnych klienci będą mogli przenosić między projektami przemysłowymi, robotycznymi i motoryzacyjnymi, gdy wspólna platforma stanie się dla nich dostępna.