Weebit Nano startet Forschungsprogramm zu Matrix-ReRAM für In-Memory-KI-Berechnungen

Weebit Nano hat das Weebit Matrix In-Memory Compute Research Program gestartet. Es ermöglicht Forschenden aus Wissenschaft und Industrie den Zugang zu ReRAM-Hardware, um eine andere Art der KI-Berechnung zu testen: Berechnungen dort auszuführen, wo die Daten gespeichert sind.

Das Programm umfasst Forschungskits auf Basis eines 32 × 32-Kreuzschienenspeichers, die unter anderem Vektor-Matrix-Multiplikationen, Faltungen und spikende neuronale Netze unterstützen. Es widmet sich einer wichtigen Hardwarefrage für Edge-KI: Wie viel Energie und Zeit lassen sich einsparen, wenn wiederholte Datenübertragungen zwischen dem Speicher und einem separaten Prozessor reduziert werden?

Hier geht es um die Einführung einer Forschungsplattform, nicht um einen fertigen kommerziellen KI-Beschleuniger. Weebit zufolge müssen noch technische Herausforderungen bewältigt werden, bevor eine In-Memory-Computing-Lösung den kommerziellen Markt erreicht. Kurzfristig soll Forschenden ermöglicht werden, von Modellen und Simulationen zu Experimenten mit echter ReRAM-Hardware überzugehen.

Warum Berechnungen direkt im Speicher ausführen?

Bei der Inferenz neuronaler Netze werden Eingaben wiederholt mit gespeicherten Modellgewichten verrechnet. In einer herkömmlichen Architektur kann der Transport dieser Werte durch die Speicherhierarchie Bandbreite und Energie beanspruchen. In-Memory-Computing, kurz IMC, zielt darauf ab, einen Teil dieser Arbeit direkt im Speicherarray auszuführen.

Resistiver Speicher mit wahlfreiem Zugriff, kurz ReRAM, speichert Informationen mithilfe eines programmierbaren elektrischen Widerstands. Die oxidbasierten Zellen von Weebit enthalten eine Schicht zwischen Elektroden, deren Leitfähigkeit sich schalten lässt. Angelegte Spannungen verändern den leitfähigen Pfad und damit den Widerstand der Zelle. Der gespeicherte Zustand bleibt auch ohne kontinuierliche Stromversorgung erhalten; ReRAM ist somit nichtflüchtig.

In der Forschung zum analogen Rechnen können diese elektrischen Eigenschaften mehr leisten, als nur Bits zu speichern. Ein Array kann Gewichte in seinen Speicherzellen abbilden und die daraus resultierenden elektrischen Reaktionen für Berechnungen nutzen. Damit wird das physikalische Verhalten des Speichers mit den Multiply-Accumulate-Operationen verknüpft, die in neuronalen Netzen zum Einsatz kommen.

Dieses Ziel ist besonders für Geräte mit knapp bemessenen Energie- und Wärmebudgets relevant, darunter Sensoren, Industrieanlagen und andere Edge-Systeme. Es bedeutet jedoch weder, dass jeder Teil eines KI-Modells im Array ausgeführt wird, noch, dass der Datentransport im Gesamtsystem entfällt.

Was die Matrix-Forschungskits enthalten

Weebit bietet zunächst zwei Pakete an:

• Matrix-IMC-Evaluierungspaket: eine Evaluierungsplatine mit direktem Zugriff für Forschende, die näher an der Hardware arbeiten möchten.
• Matrix-IMC-Schnellstartpaket: eine vollständige IMC-Platine, ein FPGA-Subsystem und Beispielcode.

Beide Pakete enthalten Musterchips in Gehäusen, Dokumentation sowie eine IMC-Platine mit Sockel. Der 32 × 32-Kreuzschienenspeicher bietet eine kontrollierte Plattform, um Programmiermethoden, KI-Algorithmen und neuromorphe Architekturen einschließlich spikender neuronaler Netze zu untersuchen.

Das FPGA-Subsystem des Schnellstartpakets stellt Forschenden neben dem Speicherarray programmierbare digitale Hardware zur Verfügung. Damit lassen sich hybride Systeme untersuchen, in denen speicherbasierte Operationen mit herkömmlicher Verarbeitung zusammenarbeiten, anstatt eine ganze Verarbeitungskette ersetzen zu sollen.

Die Teilnehmenden werden Weebit Ergebnisse und Rückmeldungen zu ReRAM übermitteln. Das Unternehmen erklärt, die Zusammenarbeit solle die Technologie verbessern und die weiter gefasste Forschungsarbeit unterstützen. In der Ankündigung werden weder die Preise der Kits noch die Anzahl der angenommenen Projekte oder ein Liefertermin für einen kommerziellen Beschleuniger genannt.

Die Angabe zum 80-fach geringeren Stromverbrauch im Kontext

Eine verlinkte Forschungszusammenfassung liefert wichtige Details zu den Leistungsangaben von Weebit. Ein nicht namentlich genanntes US-Unternehmen, das an strahlungstoleranter KI-Hardware arbeitet, untersuchte eine IMC-Architektur für eine Bildklassifizierungsaufgabe mit einem eigens entwickelten Faltungsnetz.

Für den Vergleich kamen eine GPU vom Typ NVIDIA GeForce RTX 4090 und eine FPGA-Plattform vom Typ Xilinx ZCU104 zum Einsatz. Die Ergebnisse auf IMC-Systemebene wurden mithilfe von Anwendungsmodellen hochgerechnet, die auf Messungen mit einem Weebit-ReRAM-Array beruhten.

Für diese Arbeitslast ergab die Analyse einen prognostizierten Stromverbrauch, der rund 80-mal niedriger lag als bei der GPU-Implementierung und 13-mal niedriger als bei der FPGA-Implementierung. In der Ankündigung zum Start wird außerdem eine Latenzverringerung um annähernd das 100-Fache angegeben. Dabei handelt es sich um Hochrechnungen für eine bestimmte Arbeitslast, nicht um unabhängig bestätigte Messungen, die belegen, dass ein vollständiger kommerzieller Matrix-Beschleuniger GPUs bei KI-Aufgaben übertrifft.

Diese Unterscheidung ist für das Forschungsprogramm zentral. Ein aussagekräftiges Ergebnis auf Array-Ebene muss sich in ein vollständiges System übertragen lassen, das die Modellgenauigkeit wahrt und zugleich Steuerung, Datenkonvertierung, Kommunikation und weitere unterstützende Vorgänge berücksichtigt. Auch diese Funktionen beanspruchen Energie und erhöhen die Latenz.

Hardwareexperimente können zeigen, was Simulationen übersehen

Weebit-CEO Coby Hanoch verweist auf die frühere Zusammenarbeit mit CEA-Leti, zu der auch eine Demonstration eines ReRAM-basierten spikenden neuronalen Netzes im Jahr 2019 gehörte. Matrix führt diese Forschungsrichtung fort, indem eine klar definierte Hardwareplattform weiteren qualifizierten Forschenden zur Verfügung gestellt wird.

Der neuromorphe Forscher Kevin D. Johnson, zu dessen Arbeit heterogenes und neuromorphes Rechnen gehört, sagte, er wolle die Plattform nutzen, um Modelle anhand tatsächlicher Hardware zu validieren und Genauigkeit, Latenz und Stromverbrauch auf Systemebene zu bewerten. Zu seinen Interessen gehört es, ReRAM mit anderen Verarbeitungstechnologien zu kombinieren.

Dieser Ansatz spiegelt die praktische Chance wider: herauszufinden, welche Teile einer Arbeitslast von speicherbasierter Berechnung profitieren, und sie anschließend gegebenenfalls mit anderer Hardware zu kombinieren. Die Forschungsfrage geht über die Effizienz einzelner Vorgänge hinaus. Sie umfasst auch die Frage, ob das resultierende System eine nützliche und reproduzierbare Anwendungsleistung erbringt.

Weebit hebt außerdem die Strahlungstoleranz als Grund hervor, ReRAM für raue Umgebungsbedingungen zu untersuchen. Ob sich die Technologie für einen bestimmten Einsatz in der Luft- und Raumfahrt, im Verteidigungs- oder im Medizinbereich eignet, hängt jedoch weiterhin von den Anforderungen und der Validierung des vollständigen Designs ab.

Demonstrationen und Forschungszugang

Weebit plant, Matrix IMC auf der electronica 2026 vorzustellen, die vom 10. bis 13. November in München stattfindet. Das Unternehmen gibt Halle C2, Stand 637, an. Auf seiner Veranstaltungsseite finden sich Details zu Vorführungen und Gesprächsterminen.

Die Pakete stehen qualifizierten Forschenden zur Verfügung; die Anträge werden daraufhin geprüft, ob sie mit dem Forschungsschwerpunkt des Programms übereinstimmen. Für potenzielle Teilnehmende stellt Weebit ein Antragsformular für Forschungsprojekte bereit.

Der unmittelbare Beitrag von Matrix besteht darin, Zugang zu Hardware bereitzustellen, mit der sich die Annahmen hinter KI im Speicher testen lassen. In einem Bereich, in dem es darum geht, die Kosten für den Datentransport zu senken, kommt es vor allem darauf an, wie sich gemessene Genauigkeit, Energieverbrauch und Latenz gemeinsam bewähren, wenn Forschende reale Arbeitslasten ausführen.