Tenstorrent öffnet die Beta des OCA-Chiplet-Harness unter Apache 2.0

Tenstorrent hat am 22. Oktober 2026 die Open-Source-Beta des Open Chiplet Atlas (OCA) Harness veröffentlicht, wie das Unternehmen mitteilte. Das Harness ist ein Chiplet-Design-Framework, das die Interoperabilitätsarchitektur von OCA in wiederverwendbare, einsetzbare Implementierungen überführt.

Die OCA-Spezifikation legt die Regeln fest, die es Chiplets verschiedener Anbieter ermöglichen, über Software-, System-, Protokoll-, Transport- und physische Ebene hinweg zusammenzuarbeiten. Das Harness setzt diese Regeln in die Infrastruktur um, die jedes Chiplet benötigt: Sicherheit, Bootvorgang, Systemverwaltung, Debugging und Tests sowie Die-to-Die-Integration. Tenstorrent zufolge können Chiplet-Teams, die das Harness verwenden, ihre einmaligen Entwicklungskosten (NRE) und Integrationsrisiken senken und mehr Zeit für die Anwendungslogik aufwenden, durch die sich ihr Chiplet von anderen abhebt.

„Die OCA-Architektur gibt Chiplet-Entwicklern die Freiheit, Lösungen zu entwickeln, ohne von einem einzelnen Anbieter abhängig zu sein“, sagte Wei-Han Lien, Chief CPU Architect und Senior Fellow bei Tenstorrent. „Das Harness bietet Teams ein Referenzdesign, das die Komplexität der Integration verringert, damit sie sich auf ihre Kern-IP konzentrieren und kundenspezifische Chips auf den Markt bringen können.“

Einblicke in die Beta-Version

Die Beta umfasst das vollständige RTL des Harness sowie drei Verwaltungssubsysteme. Der OCA-Sicherheitsprozessor dient als Vertrauensanker des Chiplets und stellt sicheres Booten, Messung, Schlüsselverwaltung und Lebenszyklussteuerung bereit. Der OCA System Management Controller (SMC) verwaltet die Systeminbetriebnahme, Taktgeber, Stromversorgung, Wärmemanagement, Reset-Koordination und Telemetrie. Außerdem implementiert er die von OCA definierten Boot- und Konfigurationsprotokolle, die gleichgeordnete Chiplets verwenden. Debug and Test Ports (DTP) ermöglichen einen einheitlichen Debug- und Testzugriff über mehrere Chiplets hinweg, einschließlich JTAG und der Unterstützung von OCA-Cross-Triggern.

Die OCA System Management Unit (SMU) führt diese Subsysteme zusammen, und die OCA-AoU-Implementierung überträgt nativen AXI4-Datenverkehr über UCIe-Die-to-Die-Verbindungen zwischen Chiplets. Eine virtuelle C++/SystemC-Plattform ermöglicht es Teams, mit der Firmware-Entwicklung zu beginnen, bevor RTL-Simulationen oder Silizium verfügbar sind.

Das Repository tt-oca-harness auf GitHub spiegelt diese Struktur wider: Im Verzeichnis hw/sys befinden sich die Subsysteme smc, sep, smu und dtp; hw/ip enthält wiederverwendbare IP-Blöcke wie jtag, uart und cross_trigger; und hw/common umfasst gemeinsam genutzte Grundbausteine mit TL-UL- und AXI-Infrastruktur sowie dem Register-Workflow.

Beiträge und Stellungnahmen der Partner

BOS Semiconductors steuerte das ursprüngliche RTL für AXI über UCIe bei, und lowRISC half dabei, das Harness als Open Source bereitzustellen. VNChip Labs und Signaloid sind Partner im OCA-Ökosystem und arbeiten derzeit an eigenen Beiträgen.

Quang Le, VP of Engineering und Mitgründer von VNChip Labs, sagte, das OCA-Ökosystem biete eine gemeinsame, bewährte Grundlage, die Entwicklungsrisiken senken, die Zeit bis zum ersten Silizium verkürzen und gleiche Wettbewerbsbedingungen für Unternehmen jeder Größe schaffen könne.

Signaloid-CEO und Mitgründer Phillip Stanley-Marbell beschrieb das Produkt seines Unternehmens als Rechenbeschleuniger für Berechnungen mit Wahrscheinlichkeitsverteilungen. „Indem das OCA Harness Integrationshürden beseitigt, kann unsere Accelerator-IP nahtlos auf ein florierendes und offenes Chiplet-Ökosystem zugreifen“, sagte er. Dadurch werde die Integration in eine Vielzahl vollständiger Systeme und SiPs einfacher, die NRE-Kosten sänken und die Markteinführung beschleunige sich.

Das Open-Chiplet-Atlas-Ökosystem

Das Harness ist eine Komponente des umfassenderen Open Chiplet Atlas Ecosystem, das Tenstorrent am 22. Oktober 2025 bei einer Veranstaltung in San Francisco startete. Zum Start waren mehr als 50 Partner beteiligt, darunter Halbleiterunternehmen und globale Konzerne ebenso wie akademische Einrichtungen.

Tenstorrent gliedert dieses Ökosystem in drei Säulen. Die Säule Architektur umfasst eine offene Architektur, die die Interoperabilität von Chiplets über fünf Ebenen hinweg definiert: physische Ebene, Transport-, Protokoll-, System- und Softwareebene. Die Säule Harness ist ein wiederverwendbares Open-Source-Design-Framework, das die nicht anwendungsspezifische Logik enthält, die ein Chiplet benötigt. Tenstorrent zufolge können Entwickler sich dadurch auf ihren eigenen Mehrwert konzentrieren und zugleich die Interoperabilität ihrer Chiplets sicherstellen. Die Säule Compliance umfasst die Verifizierung vor der Fertigung und die Validierung nach der Fertigung, darunter einen Golden Chiplet für Tests und gemeinschaftliche Plugfests.

Tenstorrent beschreibt die OCA-Architektur als modular, Open Source sowie unabhängig von ISA und IP. Die Spezifikationen und Frameworks werden transparent entwickelt und sind lizenzgebührenfrei verfügbar. Ein Entwurf der OCA Architecture Specification in Version 0.7 wurde zum Start zur öffentlichen Begutachtung veröffentlicht.

Zu den beim Start genannten Unterstützern gehörten AIDC, Axelera AI, BOS Semiconductors, LG, Preferred Networks, Rapidus und VeriSilicon sowie Forschungseinrichtungen wie das Barcelona Supercomputing Center.

Lizenzierung und Verfügbarkeit

Laut der README-Datei des Repositorys dient das Haupt-Repository als Einstiegspunkt in eine Reihe von Tenstorrent-eigenen Repositorys des Ökosystems: tt-oca-harness-aou enthält das RTL der AXI-over-UCIe-Bridge (AoU); tt-oca-harness-model stellt eine virtuelle Plattform des Harness für schnelles Prototyping bereit; und tt-oca-manifest definiert das OCA-Bootmanifest-Format und stellt Werkzeuge für Erzeuger und Verbraucher der Secure-Boot-Images bereit, die das SEP-Subsystem lädt.

Die veröffentlichte Dokumentation umfasst einen Leitfaden für den Einstieg zu Einrichtung, Arbeitsabläufen und Beiträgen; ein technisches Referenzhandbuch zu Architektur und Registern; einen Integrationsleitfaden zur Einbindung des OCA Harness in ein Chiplet-Design; einen Programmierleitfaden zum Registerprogrammiermodell und zu Firmware-Schnittstellen; Anwendungshinweise; ein Verifizierungs-Dashboard als zentralen Einstiegspunkt für den Design-Verifizierungsstatus jeder OCA-Harness-IP und jedes Subsystems; sowie Datenblätter für die einzelnen Subsysteme SMC, SEP, SMU, DTP und AoU.

Der Harness-Code ist unter der Apache License 2.0 lizenziert, während die Dokumentation und Bilder unter CC-BY-4.0 stehen. Beiträge werden unter Apache 2.0 angenommen.

Tenstorrent zufolge wurde die Betaversion für Early Adopter, Integratoren und Mitwirkende konzipiert. Die vollständige Veröffentlichung ist für Januar 2027 geplant.