Synopsys überträgt die Chip-Verifizierung an autonome KI-Agenten

Synopsys gab am 26. Juli 2026 bekannt, dass es einen Design-Verifizierungs-Agenten entwickelt hat, der in der Lage ist, den gesamten Verifizierungszyklus eines Chips ohne die Hilfe eines Ingenieurs durchzuführen, und dass das System validierte RTL bis zu 50 Mal schneller erreicht und eine weitere 20%ige Verbesserung der Abdeckung liefert. Das Unternehmen kündigte die Arbeit auf der Design Automation Conference in Long Beach, Kalifornien, an, wo es den Fluss zum ersten Mal vorstellt. Noch gibt es keine Lieferungen. Kunden bewerten derzeit die Fähigkeiten, mit einer Verfügbarkeit, die für die zweite Hälfte von 2026 geplant ist, ein Zeitfenster, das bereits begonnen hat.

Der Agent kombiniert Synopsys’ AgentEngineer-Technologie mit NVIDIA’s (NVDA ) agentic Stack: dem NVIDIA Agent Toolkit, dem Nemotron 3 Ultra Open-Modell und einer Sandboxing-Schicht, die NVIDIA als OpenShell-Laufzeit bezeichnet. Ein Orchestrator-Agent zieht Verifizierungsziele aus der Spezifikation, dem Design, dem bestehenden Test-Repository und der Eingabe des Ingenieurs, dann dispatcht er spezialisierte Agenten für Testplan-Generierung, Abdeckungsschluss und Debug. Der Abdeckungsschluss ist der Schritt, in dem ein Team beweist, dass seine Tests tatsächlich die Logik ausüben, und Synopsys beschreibt es als eine der größten Flaschenhälse im Prozess.

Die Geschwindigkeitszahlen sind die der Anbieter

Jede Leistungszahl hier kommt von den Unternehmen, die die Tools verkaufen, und die Baselines sind dünn. Die 50x- und 20%-Behauptungen tragen einen Fußnotentext, der sie mit “traditionellen Verifizierungs-Workflows, die nicht durch AgentEngineer-Technologie angetrieben werden”, vergleicht, ohne ein bestimmtes Design, keinen Prozessknoten und keine Ingenieur-Stunden anzugeben. Der analoge Anspruch, bis zu 3x Produktivität für einen gemischten Signalfluss, der von derselben Technologie orchestriert wird, beruht auf einem Fußnotentext, der sich im Wesentlichen selbst wiederholt.

Vier Monate zuvor, auf seiner eigenen Converge-Konferenz am 11. März 2026, beschrieb Synopsys eine weniger autonome Version der gleichen Idee, einen “L4”-Mehr-Agenten-Design- und Verifizierungs-Workflow, und gab die Gewinne mit 2x Produktivität und bis zu 5x in bestimmten Fällen an. Diese Veröffentlichung wies auch darauf hin, dass die Front-End-Designs eines großen System-on-Chip typischerweise ein Verifizierungsteam für vier bis sechs Monate beschäftigen. Die beiden Metriken sind nicht identisch, aber der Abstand zwischen 2x im März und 50x im Juli ist groß genug, um vorher die eigenen Vor- und Nachher-Zahlen eines Kunden zu haben, bevor man es als abgeschlossen betrachtet.

Es gibt keine Hilfe durch unabhängige Tests. Trainings- und Inferenz-Silicon haben MLPerf, ein gemeinsames Einreichungsformat mit einer öffentlichen Ergebnistabelle; agentische Design-Flüsse haben keine Benchmark der Aufzeichnung. NVIDIA’s benachbarte Behauptung, dass Nemotron 3 Ultra offene Modelle auf agentischer Register-Transfer-Level-Codierung führt, beruht auf einer Benchmark, die NVIDIA veröffentlicht, gemessen mit einem Agenten, den NVIDIA Research entwickelt hat. Startups, die dem gleichen Markt nachjagen, darunter Chipmind, das aus dem Versteck herausstartet, um Chip-Design um AI-Agenten herum zu definieren, stehen vor dem gleichen Beweis-Mangel.

Wo die EDA-Arbeit tatsächlich läuft

Der zweite Teil der Ankündigung ist weniger über Agenten als über Hardware. Synopsys sagt, dass mehr als 20 seiner EDA- und Multiphysik-Produkte jetzt GPU-beschleunigt sind. Es berichtet, dass die Schaltkreissimulation in PrimeSim SPICE etwa 18 Mal schneller in der Gesamtwanduhrzeit auf NVIDIA-GPUs als bei CPU-only-Läufen läuft, eine 10x-Geschwindigkeitssteigerung für Ansys Lumerical elektromagnetische Simulation und bis zu 50x für Quantenchemie-Arbeit in QuantumATK mit NVIDIA’s cuEST-Bibliothek.

Das ist ein wesentlicher Block von Ingenieur-Rechnen, der von CPU-Racks auf NVIDIA-Hardware innerhalb der Design-Häuser, die Beschleuniger bauen, umzieht. NVIDIA’s eigene Ankündigung fügt eine sparse-Solver-Bibliothek, cuISS, zu seinem CUDA-X-Set hinzu und sagt, dass der Synopsys VCS-Simulator für seinen Vera-CPU optimiert wird. Die Tools, die die nächste Generation von AI-Silicon entwerfen, laufen zunehmend auf der aktuellen Hardware.

Synopsys zeigte auch einen autonomen Workflow für die elektronische thermische Analyse, basierend auf Ansys Icepak, dem Kühlsimulations-Tool, das es im Rahmen der Ansys-Übernahme erworben hat, sowie den Open-Source-PyAEDT-Bibliotheken. Es behandelt die Simulationsaufstellung und die vor- und nachgelagerte Verarbeitung ungestört. NVIDIA’s Beschreibung der gleichen Arbeit bezeichnet die Anwendung eindeutiger: GPU-Kühldesign-Optimierung. Tim Costa, NVIDIA’s Vice President und General Manager für computergestütztes Ingenieurwesen, sagte, dass die Agenten Teams helfen, “Verifizierung zu schließen, thermische Analyse zu automatisieren und Entwicklungszyklen von Wochen auf Stunden zu komprimieren”.

Jeder EDA-Anbieter wählte denselben Partner

NVIDIA’s Veröffentlichung listet Cadence, Siemens, Samsung, Keysight, Silvaco und TSMC neben Synopsys auf. Cadence’ Verpackungs- und Board-Fluss wird mit bis zu 20x schnellerer Multiphysik-Leistung in der Lage gestellt. Siemens sagt, dass agentische Workflows die Bibliothekscharakterisierungszeit um mehr als 10x reduzieren, während die Token-Kosten um einen ähnlichen Faktor gesenkt werden. Samsung berichtet bis zu 20x bei computergestützter Lithographie mit cuLitho. Alle drei großen EDA-Anbieter verankerten ihre Autonomie-Geschichten an demselben Lieferanten-Modell, -Bibliotheken und -Laufzeit am selben Tag.

Zwei Dinge würden die Behauptungen überprüfbar machen. Das erste ist ein Kunde, der Abdeckungsschluss-Zahlen aus einem benannten Design bei einem benannten Knoten veröffentlicht. Das zweite ist Klarheit darüber, ob das zweite-Halbjahres-Verfügbarkeitsfenster allgemeine Verfügbarkeit oder begrenzten frühen Zugang bedeutet.

Die Frage der Bereitstellung hat am meisten auf dem Spiel. Nemotron ist ein offenes Gewichtsmodell, das auf proprietäre Daten nachtrainiert und lokal ausgeführt werden kann, ein Punkt, den NVIDIA explizit macht. RTL ist unter den am besten gehüteten geistigen Eigentum eines Chip-Unternehmens, wertv genug, dass Regierungen die Einschränkung seiner Ausfuhr abgewogen haben. Ein autonomer Verifizierungs-Agent benötigt das gesamte Design, um seine Arbeit zu tun. Ob es diese Arbeit innerhalb des eigenen Feuerwalls des Kunden tun kann, entscheidet, wer sie überhaupt nutzen kann.