業界初：Ayar LabsがUCIe光チップレットを発表

Ayar Labsは、AIインフラのパフォーマンスと効率を最大化し、ラテンシと電力消費を削減するように設計された、業界初のUniversal Chiplet Interconnect Express (UCIe)光インターコネクトチップレットを発表しました。

このブレークスルーは、特にAIシステムがスケールアップするにつれて、先進的なコンピューティングアーキテクチャの需要を満たすのに役立ちます。UCIe電気インターフェイスを組み込むことで、新しいチップレットはデータボトルネックを排除し、異なるベンダーのチップとのシームレスな統合を可能にし、先進的な光技術の採用をよりアクセスしやすくコスト効率の高いエコシステムを作り出すことを目的としています。

チップレット、TeraPHY™は、8 Tbpsの帯域幅を達成し、Ayar Labsの16波長SuperNova™光源によって駆動されます。この光インターコネクト技術は、特にデータ集中型AIアプリケーションの場合、従来の銅インターコネクトの限界を克服することを目的としています。

“光インターコネクトは、スケールアップAIファブリックの電力密度課題を解決するために必要です”と、Ayar LabsのCEOマーク・ウェイドは述べました。

UCIe標準との統合は特に重要です。なぜなら、異なるメーカーのチップレットがシームレスに協調して動作できるからです。この相互運用性は、チップ設計の将来にとって非常に重要です。チップ設計は、多くのベンダーが関与するモジュラーなアプローチに向かって進化しています。

UCIe標準：オープンなチップレットエコシステムの創出

UCIeコンソーシアムは、この標準を開発し、「パッケージレベルのイノベーションのためのオープンなチップレットエコシステム」を構築することを目的としています。Universal Chiplet Interconnect Express仕様は、ハイパフォーマンスのダイ・ツー・ダイ・インターコネクト技術とマルチベンダーの相互運用性を組み合わせて、よりカスタマイズ可能でパッケージレベルの統合を提供することで、業界の需要に応えています。

“UCIe標準の進歩は、相互運用可能なチップレットのエコシステムの進歩によって、より統合的で効率的なAIインフラストラクチャの創出に向けた重要な進展を示しています”と、UCIeコンソーシアムの議長デブエンドラ・ダス・シャルマ博士は述べました。

この標準は、パッケージレベルで汎用的なインターコネクトを確立し、チップ設計者が異なるベンダーのコンポーネントを組み合わせて、より専門化された効率的なシステムを作成できるようにします。UCIeコンソーシアムは最近、UCIe 2.0仕様のリリースを発表し、標準の継続的な開発と洗練を示しています。

業界の支持と影響

この発表は、半導体とAI業界の主要プレーヤーからの強力な支持を集めています。すべての支持者はUCIeコンソーシアムのメンバーです。

AMDのマーク・ペーパーマスターは、オープン標準の重要性を強調しています。”UCIeによって提供される、ロバストでオープンでベンダー中立のチップレットエコシステムは、AIの全ポテンシャルを解き放つためにネットワークソリューションをスケールアップする課題に応えるために重要です。Ayar LabsがUCIeプラットフォームを最大限に活用した最初の導入の一つであることを私たちはとても興奮しています”。

この意見は、GlobalFoundries (GFS ) のケビン・ソークアップによって共有されました。彼は、”業界がチップレットベースのアプローチに移行するにつれて、チップレット間の通信のためのUCIeインターフェイスは、事実上の標準になっています。Ayar Labsが光インターフェイス上でUCIe標準を実証しているのを見てとてもうれしいです。これは、スケールアップネットワークのための重要な技術です”と述べました。

技術的利点と将来の応用

UCIeと光インターコネクトの融合は、コンピューティングアーキテクチャにおけるパラダイムシフトを表しています。シリコンフォトニクスをチップレットフォームファクタに組み込むことで、UCIe標準は、GPUや他のアクセラレータが、ミリメートルからキロメートルまでの広い距離で通信できるようにし、実質的に1つの巨大なGPUとして機能できるようにします。

この技術はまた、コパッケージドオプティクス（CPO）を容易にし、多国籍製造会社のJabilは、Ayar Labsの光源を備えたモデルをすでに紹介しています。このモデルは、”1秒あたりペタビットの双方向帯域幅”を実現します。このアプローチは、1ラックあたりのコンピューティング密度の向上、クーリング効率の向上、ホットスワップ機能のサポートを約束しています。

“コパッケージドオプティカル（CPO）チップレットは、スケールアップAIコンピューティングにおけるデータボトルネックに対処する方法を変えることになります”と、台湾半導体製造会社（TSMC）のルーカス・ツァイは述べました。”UCIe光チップレットの可用性は、強力なエコシステムを生み出し、最終的に業界全体で採用とイノベーションの両方を促進することになります。”

コンピューティングの将来を変える

AIワークロードが複雑さとスケールで成長するにつれて、半導体業界は、チップ設計に対するより柔軟で協調的なアプローチとして、チップレットベースのアーキテクチャに注目しています。Ayar Labsが最初のUCIe光チップレットを導入したことは、ハイパフォーマンスコンピューティングとAIワークロードのボトルネックとなっていた帯域幅と電力消費の課題に応えています。

オープンなUCIe標準と先進的な光インターコネクト技術の組み合わせは、システムレベルの統合を革命的に変え、特に次世代AIシステムの厳しい要件に対して、スケーラブルで効率的なコンピューティングインフラストラクチャの将来を推進することを約束しています。

この開発に対する強力な業界の支持は、UCIe互換技術の急速に拡大するエコシステムの潜在性を示唆しており、先進的な光インターコネクトソリューションをより幅広く利用可能でコスト効率の良いものにすることで、半導体業界全体のイノベーションを加速させる可能性があります。