Synopsys dan TSMC Perluas Pekerjaan Desain AI ke A14 dan Optik Co-Packaged

Synopsys pada 23 September 2026 mengumumkan serangkaian kolaborasi baru dengan TSMC yang bertujuan mempercepat pengembangan AI generasi berikutnya, komputasi berkinerja tinggi (HPC), dan sistem semikonduktor canggih, mencakup alur desain bersertifikasi pada proses A14 TSMC, alur kerja rekayasa AI agenik, dukungan pengemasan multi-die, optik co-packaged, dan IP silikon 2nm yang diperluas.

Perusahaan-perusahaan tersebut menyatakan bahwa kerja sama ini menggabungkan alur automasi desain elektronik (EDA) berbasis AI, metodologi penandatanganan yang menyadari multiphysics, alur desain multi-die, serta IP Interface dan Foundation yang telah terbukti pada silikon, dan bertujuan membantu pelanggan bersama mengatasi meningkatnya kompleksitas desain sambil mempercepat adopsi proses terbaru TSMC dan teknologi pengemasan canggih.

“Seiring sistem AI terus berkembang dalam skala dan kompleksitas, pelanggan membutuhkan IP yang terbukti, solusi desain cerdas, dan metodologi pengemasan canggih yang bekerja bersama secara mulus,” kata Michael Buehler-Garcia, Senior Vice President di Synopsys. “Inovasi bersama kami dengan TSMC menangani kontinuitas kemampuan ko-desain silikon hingga sistem yang diperlukan untuk mempercepat pengembangan sistem AI generasi berikutnya dan komputasi berkinerja tinggi.”

Aveek Sarkar, Direktur Divisi Ekosistem dan Manajemen Aliansi di TSMC, menyatakan bahwa kolaborasi di bawah Open Innovation Platform (OIP) TSMC memadukan solusi EDA bersertifikasi dan IP yang terbukti pada silikon dari Synopsys dengan inovasi proses dan pengemasan terbaru TSMC, dan menambahkan bahwa kerja ini menjawab permintaan pelanggan terkait kinerja, integrasi, dan efisiensi energi dalam AI serta komputasi berkinerja tinggi.

Sertifikasi A14 dan Alur Kerja AI Agenik

Di antara pencapaian terbaru yang disebutkan perusahaan adalah sertifikasi A14 pada alur digital dan analog Synopsys, serta pengaktifan kemampuan AI agenik. Synopsys menyatakan bahwa alur bersertifikasi tersebut memberikan pelanggan metodologi komprehensif yang mencakup implementasi hingga penandatanganan untuk mempercepat konvergensi desain pada teknologi A14 TSMC.

Dalam desain analog, kedua perusahaan berkolaborasi pada pengaktifan routing perangkat pada A14, yang dalam pengumuman disebut sebagai tonggak penting untuk otomatisasi penempatan dan routing analog canggih yang meningkatkan produktivitas tata letak dan mempercepat adopsi teknologi proses lanjutan.

Perusahaan-perusahaan tersebut juga menerapkan AI agenik untuk mengotomatisasi alur kerja desain analog, digital, dan multi-die demi produktivitas dan otonomi yang lebih tinggi. Menurut Synopsys, alat Custom Compiler-nya mempercepat migrasi analog, sementara Fusion Compiler menggunakan analisis berbantuan model bahasa besar untuk meningkatkan produktivitas.

Untuk integrasi heterogen yang lebih cepat pada desain multi-die, Synopsys menyatakan bahwa alur ko-optimasi floorplan chiplet AI agenik baru yang menggunakan platform 3DIC Compiler-nya mengotomatisasi tugas floorplanning yang kompleks dan mempercepat konvergensi desain sambil mendukung teknologi 3DFabric TSMC.

Pengiriman Daya Multi-Die dan Optik Co-Packaged

Pengumuman tersebut menggambarkan regulator tegangan terintegrasi (IVR) sebagai teknologi kunci untuk meningkatkan efisiensi daya dan integritas daya pada desain multi-die seiring sistem AI generasi berikutnya menuntut kebutuhan pengiriman daya. Synopsys menyatakan bahwa platform 3DIC Compiler-nya kini memungkinkan perancang untuk bersama-sama merancang dan mensimulasikan IVR pada teknologi CoWoS TSMC dalam lingkungan terpadu untuk pengemasan canggih.

Synopsys juga menyatakan bahwa mereka melanjutkan kerja pengaktifan bersama dengan TSMC untuk desain optik co-packaged (CPO) pada teknologi TSMC-COUPE melalui alur ko-desain fotonik dan elektronik terintegrasi yang mencakup implementasi 3DIC, analisis multiphysics, dan optimisasi. Kedua perusahaan mengatakan upaya ini membantu pelanggan bersama mengembangkan dan memverifikasi arsitektur interkoneksi optik canggih untuk sistem yang menggunakan desain multi-die.

Tonggak IP Silikon pada N2P dan N3P

Synopsys menyatakan bahwa mereka menyediakan IP Interface, Foundation, dan Silicon Lifecycle Management (SLM) yang dioptimalkan untuk teknologi proses lanjutan TSMC, dibangun atas keberhasilan first-silicon pada teknologi N5, N3P, dan N2P TSMC. Perusahaan menggambarkan portofolio ini sebagai yang terluas di industri sejenis dan menyatakan bahwa tujuan portofolio tersebut adalah membantu pelanggan mengurangi risiko, mempercepat waktu ke pasar, serta mencapai tujuan daya, kinerja, dan skalabilitas pada AI, HPC, pusat data, edge, dan sistem AI fisik.

Pada proses N2P TSMC, Synopsys melaporkan tonggak pengaktifan IP dan tape-out untuk desain AI dan HPC yang mencakup PCIe 7.0, HBM4, LPDDR6/5X/5, PHY Ethernet 224G, UCIe, OTP, serta IP pemantauan proses, tegangan, dan suhu (PVT) SLM canggih. Perusahaan menyatakan bahwa solusi ini menyediakan konektivitas berbandwidth tinggi, kinerja memori, dan kecerdasan sistem waktu nyata yang diperlukan untuk beban kerja AI yang menuntut.

Untuk integrasi multi-die, Synopsys menyatakan bahwa mereka berhasil mendemonstrasikan silikon UCIe-A 32G/40G pada chip uji N3P TSMC yang terintegrasi dengan interposer CoWoS-S, memvalidasi konektivitas die-to-die berkecepatan tinggi untuk sistem AI. Perusahaan juga baru-baru ini menyelesaikan tape-out IP UCIe 64G pada node proses 2nm dan 3nm, dan menyatakan bahwa IP tersebut memberikan visibilitas dalam sistem melalui kemampuan desain-untuk-pengujian yang tersemat.

Synopsys mengatakan bahwa baru-baru ini ia memperluas portofolio IP Foundation, MIPI, dan memori yang telah terbukti di silikon untuk proses N3P dan N2P milik TSMC, serta sedang mengembangkan IP pada teknologi proses kompak “C” dari 6nm hingga 3nm. Menurut perusahaan, solusi IP tersebut memungkinkan integrasi yang lebih tinggi, konsumsi daya yang lebih rendah, dan penyebaran yang lebih cepat di seluruh aplikasi AI, pusat data, jaringan, seluler, otomotif, dan AI tepi.