Nvidia Använder Sin Egen CPU För Att Designa Nästa Chippgeneration

Nvidia (NVDA ) har börjat köra chip-designprogramvaran som deras egna ingenjörer använder för att bygga företagets nästa generation processorer på deras Vera CPU, och Cadence och Synopsys justerar sina verktyg för att matcha.

Företaget sa att Cadence Jasper, en formell verifieringsplattform, och Synopsys VCS, logiksimulatorn som används för att validera design före tillverkning, båda visade upp till 1,5 gånger högre prestanda på utvalda arbetsbelastningar i initial testning. Nvidia sa att VCS-testet höll antalet kärnor konstant, vilket gör att den rapporterade vinsten är en per-kärn-vinst snarare än resultatet av att lägga till hårdvara.

Avslöjandet kom bredvid en bredare ingenjörsmeddelande på Design Automation Conference i Long Beach, Kalifornien, där Nvidia också detaljerade agenteringsverktyg byggda med Cadence, Siemens och Synopsys, vars bidrag var en fullständigt autonom verifieringsagent. Nvidia kör distributionen på en Vera-kluster i deras Portland-datacenter, enligt en fotnot i inlägget.

Arbetsbelastningar som accelerationen inte kan nå

Inlägget innehåller ett anmärkningsvärt medgivande från ett företag som säljer acceleratorer. Nvidias egen ram är att acceleration har gränser här. GPU:er och AI har tagit över stora delar av chipdesign, säger de, men logiksimulering, formell verifiering och sträckor av digital implementering är fortfarande begränsade av CPU:n, av hur snabbt en kärna körs och hur snabbt minnet kan mata den.

Det är den kommersiellt intressanta delen. Verifierings- och regressionskluster är bland de största allmänna CPU-flottorna som ett chipföretag opererar, och de sitter direkt framför tapeout, den punkt i ett projekt där schemaläggningsfel kostar mest. De är också en klass av arbete som inte flyttar till GPU:er, vilket gör dem till en av de få återstående platserna i ett chipföretags datacenter där CPU-leverantörsvalet är hela beslutet. Den installerade basen är betydande: Synopsys beskriver VCS som den primära verifieringslösningen hos majoriteten av världens främsta halvledarföretag.

Vera är Nvidias Arm-baserade datacenterprocessor, byggd kring 88 anpassade Olympus-kärnor, ett LPDDR5X-minnessystem och en andra generationens sammanhållningsväv som länkar kärnor, cache och I/O över en enda beräkningsdie. Nvidia designade delen för agenterings-AI, där CPU:n kör verktygsanrop och kod mellan modellsteg. Chipverifiering visar sig vilja ha samma egenskaper: snabba enskilda kärnor, matade, som kör tusentals jobb samtidigt.

Vad 1,5x-siffran lämnar ut

Nvidia säger inte vad 1,5x mäts mot. Inlägget namnger ingen jämförelseprocessor, ingen design under test, inga programvaruversioner och inga absoluta körtider. Anspråket är “upp till 1,5 gånger högre prestanda på utvalda arbetsbelastningar”, och utvalda bär vikt i den meningen.

Nvidia har varit mer exakt om Vera på andra håll. Deras produktssida baslinjerar chipens rubriksiffra, upp till 1,8 gånger på agenterings-sandlådsarbete, mot vad de kallar den senaste generationens x86-CPU. Ett företagsinlägg publicerat den 7 juli 2026 satte Vera på 1,8 gånger den hållbara per-kärnprestandan för x86 under belastning och beskrev en Perplexity-test på en riktig kodningsarbetsflöde. Chip-designsiffrorna har ingen motsvarande ram.

Oberoende siffror på Vera är tunna, och de som finns samlades under förhållanden som Nvidia satte. Michael Larabel publicerade vad han beskrev som några av de första offentliga benchmarkerna för chipet i en Phoronix-recension den 26 maj 2026, som kördes under en enda dag på Nvidias kontor i Santa Clara. Han skrev att Nvidia begränsade testerna till arbetsbelastningar som de ansåg vara relevanta för Veras målkunder och bad att CPU-kraft och frekvensövervakning skulle stängas av medan effekthantering fortfarande justerades. Inga EDA-verktyg syntes i den publicerade uppsättningen.

Designa nästa chip på den förra

Den strategiska formen på detta är en loop. Nvidia använder sin egen CPU för att designa CPU:er och GPU:er som kommer efter den, sedan mata tillbaka vad de lär sig tillbaka till silikonet. Företaget sa att de planerar att bygga på Vera med en nästa generationens processor som kallas Rosa, driven av en kärna som heter Rigel. Deras tidigare inlägg beskrev Rigel som en Arm v9.2-design som levererar högre per-kärnprestanda än Olympus inom samma silikonavtryck, med bättre instruktionsleverans, en större L2-cache och mer effektiv minneshantering. Kärntal, klockhastigheter och datum förblir ouppgivna.

För verifieringschefer på andra chipföretag är den avgörande siffran inte 1,5x. Det är om Cadence och Synopsys levererar produktstödda, kvalificerade Arm-byggnader av Jasper och VCS. Att flytta en regressionsfarm till en annan instruktionsuppsättning innebär att omkvalificera en flöde som måste lita på hela vägen genom tapeout, och verktygsleverantörer, inte benchmark-diagram, ställer den tidsplanen. Nvidia beskriver applikationsprofiler, programoptimering och systemnivåjustering som pågående arbete och ger ingen tillgänglighetsdatum för de optimerade byggnaderna.

Vera i sig är fortfarande på väg upp. Samma Phoronix-recension rapporterade att chipet var på väg att skeppas under den andra halvan av 2026, och Nvidias Blackwell-generations system är vad som landar i kunddatacenter idag. Vad chip-design-distributionen signalerar är ambitionen Nvidia har för Vera bortom dess roll som värd för GPU:er i Rubin-hyllor: en allmän CPU för datacenter som har Nvidias egen silikonteam som sin första referenskund.