Primeira do Setor: Ayar Labs Apresenta Chiplet Óptico UCIe

Ayar Labs apresentou o primeiro chiplet de interconexão óptica Universal Chiplet Interconnect Express (UCIe) do setor, projetado especificamente para maximizar o desempenho e a eficiência da infraestrutura de IA, reduzindo a latência e o consumo de energia para cargas de trabalho de IA em grande escala.

Essa inovação ajudará a atender às demandas crescentes de arquiteturas de computação avançadas, especialmente à medida que sistemas de IA continuam a escalar. Ao incorporar uma interface elétrica UCIe, o novo chiplet é projetado para eliminar gargalos de dados, permitindo uma integração sem problemas com chips de diferentes fabricantes, fomentando um ecossistema mais acessível e rentável para a adoção de tecnologias ópticas avançadas.

O chiplet, nomeado TeraPHY™, alcança uma largura de banda de 8 Tbps e é alimentado pela fonte de luz SuperNova™ de 16 comprimentos de onda da Ayar Labs. Essa tecnologia de interconexão óptica visa superar as limitações das interconexões de cobre tradicionais, particularmente para aplicações de IA intensivas em dados.

“Interconexões ópticas são necessárias para resolver os desafios de densidade de potência em tecidos de IA de escala”, disse Mark Wade, CEO da Ayar Labs.

A integração com o padrão UCIe é particularmente significativa, pois permite que chiplets de diferentes fabricantes trabalhem juntos de forma transparente. Essa interoperabilidade é fundamental para o futuro do design de chips, que está cada vez mais se movendo em direção a abordagens modulares e multifornecedores.

O Padrão UCIe: Criando um Ecossistema de Chiplets Aberto

O Consórcio UCIe, que desenvolveu o padrão, visa construir “um ecossistema aberto de chiplets para inovações em pacote”. A especificação Universal Chiplet Interconnect Express atende às demandas da indústria por integração de pacote mais personalizável, combinando tecnologia de interconexão de alto desempenho die-to-die com interoperabilidade multifornecedores.

“O avanço do padrão UCIe marca um progresso significativo em direção à criação de infraestruturas de IA mais integradas e eficientes, graças a um ecossistema de chiplets interoperáveis”, disse Dr. Debendra Das Sharma, Presidente do Consórcio UCIe.

O padrão estabelece uma interconexão universal no nível do pacote, permitindo que os projetistas de chips misturem e combinem componentes de diferentes fabricantes para criar sistemas mais especializados e eficientes. O Consórcio UCIe anunciou recentemente a liberação da especificação UCIe 2.0, indicando o desenvolvimento contínuo e aprimoramento do padrão.

Apoio da Indústria e Implicações

O anúncio recebeu fortes apoios de grandes jogadores na indústria de semicondutores e IA, todos membros do Consórcio UCIe.

Mark Papermaster, da AMD, enfatizou a importância de padrões abertos: “O ecossistema de chiplets robusto, aberto e neutro em termos de fornecedor, fornecido pelo UCIe, é fundamental para atender ao desafio de escalar soluções de rede para entregar todo o potencial da IA. Estamos animados que a Ayar Labs seja uma das primeiras a aproveitar a plataforma UCIe em sua plenitude.”

Essa opinião foi ecoada por Kevin Soukup, da GlobalFoundries (GFS ), que notou: “À medida que a indústria transita para uma abordagem baseada em chiplets para a partição de sistemas, a interface UCIe para comunicação chiplet-a-chiplet está se tornando rapidamente um padrão de fato. Estamos animados em ver a Ayar Labs demonstrando o padrão UCIe sobre uma interface óptica, uma tecnologia fundamental para redes de escala.

Vantagens Técnicas e Aplicações Futuras

A convergência de UCIe e interconexões ópticas representa uma mudança de paradigma na arquitetura de computação. Ao combinar a fotônica de silício em um fator de chiplet com o padrão UCIe, a tecnologia permite que GPUs e outros aceleradores “comuniquem em uma ampla gama de distâncias, desde milímetros até quilômetros, funcionando efetivamente como uma única GPU gigante”.

A tecnologia também facilita Óptica Empacotada (CPO), com a empresa de manufatura multinacional Jabil já exibindo um modelo que apresenta as fontes de luz da Ayar Labs, capazes de “até um petabit por segundo de largura de banda bidirecional”. Essa abordagem promete maior densidade de computação por rack, eficiência de refrigeração aprimorada e suporte à capacidade de troca quente.

“Chiplets ópticos empacotados (CPO) estão prestes a transformar a forma como abordamos gargalos de dados em computação de IA em grande escala”, disse Lucas Tsai, da Taiwan Semiconductor Manufacturing (TSM ) Company (TSMC). “A disponibilidade de chiplets ópticos UCIe fomentará um ecossistema forte, impulsionando tanto a adoção mais ampla quanto a inovação contínua em toda a indústria.”

Transformando o Futuro da Computação

À medida que as cargas de trabalho de IA continuam a crescer em complexidade e escala, a indústria de semicondutores está cada vez mais se voltando para arquiteturas baseadas em chiplets como uma abordagem mais flexível e colaborativa para o design de chips. A introdução da Ayar Labs do primeiro chiplet óptico UCIe aborda os desafios de largura de banda e consumo de energia que se tornaram gargalos para computação de alto desempenho e cargas de trabalho de IA.

A combinação do padrão UCIe aberto com tecnologia de interconexão óptica avançada promete revolucionar a integração a nível de sistema e impulsionar o futuro da infraestrutura de computação escalável e eficiente, particularmente para os requisitos exigentes dos sistemas de IA de próxima geração.

O forte apoio da indústria a esse desenvolvimento indica o potencial para um ecossistema de tecnologias compatíveis com UCIe que se expande rapidamente, o que poderia acelerar a inovação em toda a indústria de semicondutores, tornando soluções de interconexão óptica avançadas mais amplamente disponíveis e rentáveis.