Pierwsza w branży: UCIe optyczny chiplet przedstawiony przez Ayar Labs

Ayar Labs przedstawił pierwszy na świecie Universal Chiplet Interconnect Express (UCIe) optyczny chiplet łączący, zaprojektowany specjalnie w celu maksymalizacji wydajności i efektywności infrastruktury AI oraz redukcji opóźnień i zużycia energii dla dużych obciążeń AI.

Przełom ten pomoże rozwiązać rosnące wymagania zaawansowanych architektur obliczeniowych, szczególnie w miarę jak systemy AI będą się rozwijać. Poprzez wbudowanie interfejsu UCIe, nowy chiplet został zaprojektowany w celu wyeliminowania wąskich gardeł danych oraz umożliwienia bezproblemowej integracji z chipami od różnych dostawców, tworząc bardziej dostępny i efektywny ekosystem dla zaawansowanych technologii optycznych.

Chiplet, nazwany TeraPHY™, osiąga przepustowość 8 Tbps i jest zasilany przez 16-wavelength SuperNova™ źródło światła Ayar Labs. Ta technologia łącząca optycznej ma na celu pokonanie ograniczeń tradycyjnych łączników miedzianych, szczególnie w przypadku aplikacji AI wymagających dużej ilości danych.

“Łączniki optyczne są potrzebne do rozwiązania problemów gęstości mocy w skalowalnych tkaninach AI”, powiedział Mark Wade, CEO Ayar Labs.

Integracja z normą UCIe jest szczególnie istotna, ponieważ umożliwia chipletom od różnych producentów współpracę w sposób bezproblemowy. Ta interoperacyjność jest kluczowa dla przyszłości projektowania chipów, które coraz częściej przybiera postać wielodostawczą i modułową.

Norma UCIe: Tworzenie otwartego ekosystemu chipletów

Konsorcjum UCIe, które opracowało normę, ma na celu stworzenie “otwartego ekosystemu chipletów dla innowacji na poziomie pakietu”. Specyfikacja Universal Chiplet Interconnect Express odnosi się do branżowych wymagań dotyczących bardziej dostosowalnych, pakietowych integracji poprzez połączenie wysokowydajnej technologii łączników die-to-die z interoperacyjnością wielu dostawców.

“Postęp w rozwoju normy UCIe oznacza znaczny postęp w kierunku tworzenia bardziej zintegrowanej i efektywnej infrastruktury AI dzięki ekosystemowi chipletów o wzajemnej interoperacyjności”, powiedział Dr Debendra Das Sharma, Przewodniczący Konsorcjum UCIe.

Norma ustanawia uniwersalny łącznik na poziomie pakietu, umożliwiając projektantom chipów łączenie się z komponentami od różnych dostawców w celu tworzenia bardziej specjalistycznych i efektywnych systemów. Konsorcjum UCIe niedawno ogłosiło wydanie specyfikacji UCIe 2.0, co wskazuje na dalszy rozwój i udoskonalanie normy.

Wsparcie branży i implikacje

Ogłoszenie spotkało się z silnym poparciem ze strony głównych graczy w branży półprzewodników i AI, wszystkich członków Konsorcjum UCIe.

Mark Papermaster z AMD podkreślił wagę otwartych norm: “Solidny, otwarty i neutralny pod względem dostawcy ekosystem chipletów zapewniony przez UCIe jest kluczowy dla rozwiązania wyzwania skalowania rozwiązań sieciowych w celu wykorzystania pełnego potencjału AI. Jesteśmy podekscytowani, że Ayar Labs jest jednym z pierwszych wdrożeń, które wykorzystuje platformę UCIe w pełni”.

To zdanie zostało powtórzone przez Kevina Soukupa z GlobalFoundries (GFS ), który zauważył, “W miarę jak branża przechodzi na podejście oparte na chipletach do podziału systemu, interfejs UCIe do komunikacji chiplet-to-chiplet staje się szybko normą de facto. Jesteśmy podekscytowani, widząc, jak Ayar Labs demonstruje normę UCIe za pośrednictwem interfejsu optycznego, kluczowej technologii dla sieci skalowalnych”.

Techniczne zalety i przyszłe zastosowania

Połączenie UCIe i łączników optycznych reprezentuje zmianę paradygmatu w architekturze komputerowej. Poprzez połączenie fotonicznej w postaci chipletu z normą UCIe, technologia umożliwia układom GPU i innym przyspieszicielom “komunikację na szerokim zakresie odległości, od milimetrów do kilometrów, efektywnie funkcjonując jak jeden, ogromny układ GPU”.

Technologia ta ułatwia również Co-Packaged Optics (CPO), z wielonarodową firmą produkcyjną Jabil, która już prezentuje model z źródłami światła Ayar Labs, zdolnymi do “do petabita na sekundę dwukierunkowej przepustowości”. Ten podejście obiecuje większą gęstość obliczeniową na stojak, lepszą wydajność chłodzenia i obsługę funkcji hot-swap.

“Chiplety optyczne (CPO) zmienią sposób, w jaki rozwiązujemy wąskie gardła danych w dużych obliczeniach AI”, powiedział Lucas Tsai z Taiwan Semiconductor Manufacturing (TSM ) Company (TSMC). “Dostępność chipletów UCIe optycznych umożliwi silny ekosystem, który ostatecznie będzie napędzał zarówno szersze przyjęcie, jak i dalsze innowacje w branży”.

Przekształcanie przyszłości obliczeń

W miarę jak obciążenia AI będą rosły w złożoności i skali, branża półprzewodników coraz częściej zwraca się ku architekturom opartym na chipletach jako bardziej elastycznemu i współpracującemu podejściu do projektowania chipów. Wprowadzenie przez Ayar Labs pierwszego chipletu UCIe optycznego rozwiązuje wyzwania związane z przepustowością i zużyciem energii, które stały się wąskimi gardłami dla obliczeń o wysokiej wydajności i obciążeń AI.

Połączenie otwartej normy UCIe z zaawansowaną technologią łączników optycznych obiecuje rewolucjonizować integrację na poziomie systemu i napędzać przyszłość skalowalnej, efektywnej infrastruktury obliczeniowej, szczególnie dla wymagających wymagań systemów AI następnej generacji.

Silne wsparcie branży dla tego rozwoju wskazuje na potencjał dla szybko rozwijającego się ekosystemu technologii zgodnych z UCIe, który mógłby przyspieszyć innowacje w branży półprzewodników, a także uczynić zaawansowane rozwiązania łączników optycznych bardziej dostępnymi i efektywnymi.