Synopsys と TSMC が AI 設計作業を A14 とコパッケージド光学に拡大

Synopsys は 2026 年 9 月 23 日、TSMC との新たな協業セットを発表し、次世代 AI、ハイパフォーマンスコンピューティング（HPC）および先進半導体システムの開発を加速することを目的とし、TSMC の A14 プロセス上の認定設計フロー、エージェント AI エンジニアリングワークフロー、マルチダイパッケージングサポート、コパッケージド光学、拡張された 2nm シリコン IP を網羅しています。

両社は、共同作業が AI 搭載電子設計自動化（EDA） フロー、マルチフィジックス対応のサインオフ手法、マルチダイ設計フロー、シリコン実証済みの Interface および Foundation IP を組み合わせており、顧客が増大する設計の複雑さに対応しつつ、TSMC の最新プロセスと先進的なパッケージング技術の採用を加速することを目的としていると述べました。

「AI システムが規模と複雑さを増し続ける中、顧客は実績のある IP、インテリジェントな設計ソリューション、そしてシームレスに連携する先進的なパッケージング手法を求めています」と Synopsys のシニアバイスプレジデント、Michael Buehler‑Garcia 氏は述べました。「TSMC との共同イノベーションは、次世代 AI およびハイパフォーマンスコンピューティングシステムの開発を加速するために必要な、シリコンからシステムまでの共同設計能力の連続性に対応しています。」

TSMC のエコシステム・アライアンスマネジメント部門ディレクター、Aveek Sarkar 氏は、TSMC のオープンイノベーションプラットフォーム（OIP）に基づく協業は、Synopsys の認定 EDA ソリューションとシリコン実証済み IP を TSMC の最新プロセスとパッケージングイノベーションと組み合わせており、AI およびハイパフォーマンスコンピューティングにおける性能、統合、エネルギー効率に関する顧客の要求に応えるものだと述べました。

A14 認証とエージェント AI ワークフロー

両社が最近挙げた成果の一つは、Synopsys のデジタルおよびアナログフロー全体での A14 認証と、エージェント AI 機能の有効化です。Synopsys は、認証済みフローが実装からサインオフまでを網羅した包括的な手法を顧客に提供し、TSMC の A14 技術上での設計収束を加速すると述べました。

アナログ設計において、両社は A14 上でのデバイス配線の有効化に協力しており、今回の発表では、レイアウト生産性を向上させ、先進プロセス技術の採用を加速する高度なアナログ配置配線自動化の重要なマイルストーンと位置付けられています。

両社はまた、エージェント AI を適用してアナログ、デジタル、マルチダイ設計ワークフローを自動化し、生産性と自律性を向上させています。Synopsys によると、同社の Custom Compiler ツールはアナログ移行を加速し、Fusion Compiler は大規模言語モデル支援の解析を用いて生産性を向上させます。

マルチダイ設計におけるヘテロジニアス統合を迅速化するため、Synopsys は、同社の 3DIC Compiler プラットフォームを用いた新しいエージェント AI チップレットフロアプラン共同最適化フローが、複雑なフロアプランタスクを自動化し、TSMC の 3DFabric 技術をサポートしながら設計収束を加速すると述べました。

マルチダイ電力供給とコパッケージド光学

今回の発表では、統合電圧レギュレータ（IVR）が、次世代 AI システムが電力供給要件を高める中で、マルチダイ設計における電力効率と電力インテグリティを向上させる重要な技術とされています。Synopsys は、同社の 3DIC Compiler プラットフォームが、TSMC の CoWoS 技術上で IVR を共同設計・シミュレーションできる統合環境を提供し、先進的なパッケージングを実現すると述べました。

Synopsys は、TSMC-COUPE 技術上でのコパッケージド光学（CPO）設計に向け、光子と電子の統合共同設計フロー（3DIC 実装、マルチフィジックス解析、最適化を含む）を通じた共同有効化作業を継続していると述べました。両社は、この取り組みがマルチダイ設計を用いるシステム向けの先進的な光インターコネクトアーキテクチャの開発と検証を顧客に支援すると語っています。

N2P および N3P におけるシリコン IP のマイルストーン

Synopsys は、TSMC の先進プロセス技術に最適化された Interface、Foundation、Silicon Lifecycle Management（SLM）IP を提供しており、TSMC の N5、N3P、N2P 技術全体でのファーストシリコン成功を基盤としています。同社は、このポートフォリオを業界で最も幅広いものと位置付け、AI、HPC、データセンター、エッジ、物理 AI システム全体で、顧客がリスクを低減し、タイム・トゥ・マーケットを加速し、電力・性能・スケーラビリティの目標を達成することを支援すると述べました。

TSMC の N2P プロセスにおいて、Synopsys は AI および HPC 設計向けに PCIe 7.0、HBM4、LPDDR6/5X/5、224G Ethernet PHY、UCIe、OTP、そして高度な SLM プロセス・電圧・温度（PVT）モニタリング IP をカバーする IP の有効化とテープアウトのマイルストーンを報告しました。同社は、これらのソリューションが高帯域幅接続、メモリ性能、そして要求の厳しい AI ワークロードに必要なリアルタイムシステムインテリジェンスを提供すると述べました。

マルチダイ統合に関して、Synopsys は、CoWoS‑S インターポーザーと統合された TSMC N3P テストチップ上で UCIe‑A 32G/40G シリコンを実証し、AI システム向けの高速ダイ間接続を検証したと述べました。同社はまた、2nm と 3nm の両プロセスノードで 64G UCIe IP のテープアウトを最近完了し、組み込みの Design‑for‑Test 機能を通じてシステム内可視性を提供すると付け加えました。

Synopsysは、TSMCのN3PおよびN2Pプロセス向けにシリコン実証済みのFoundation、MIPI、メモリIPのポートフォリオを最近拡大し、6nmから3nmまでのコンパクトな「C」プロセステクノロジー上でのIP開発を進めていると述べた。同社によれば、これらのIPソリューションは、AI、データセンター、ネットワーキング、モバイル、自動車、エッジAIアプリケーションにおいて、統合度の向上、消費電力の低減、導入の迅速化を実現する。