Q.ANT、IONOSのベアメタルサーバーでフォトニックAIハードウェアのパイロットを開始

2026年11月9日、Q.ANTが発表したところによると、選定された応募者は、ドイツ国内の専用IONOSベアメタルサーバーを通じて、第2世代フォトニックプロセッサ上で自社のAIワークロードを試験できる。商用利用の可能性を見極めることを目的とした、無料のクローズドベータ形式のパイロットだ。

参加できるのは、具体的なユースケースがあり、ベアメタルサーバーを自力で管理できるだけの専門知識を持つ人に限られる。IONOSは各システムを手動でプロビジョニングし、SSHによるrootアクセスと、任意で利用できるKVMコンソールを提供する。同社のパイロットのドキュメントでは、ISO 27001認証を取得したドイツ国内のホスティング環境について、GDPRのデータ保護要件に準拠し、EU域内でデータ主権を確保していると説明している。

シミュレーションから実物のフォトニックハードウェアへ

今回のパイロットは、Q.ANTが2026年9月23日にオープンソースのソフトウェア開発キットを公開して始めた開発の道筋をさらに進めるものだ。このキットには、C言語とPython向けのプログラミングインターフェース、サンプルアプリケーション、ドキュメント、CPUベースのシミュレーションバックエンドが含まれていた。新たなプログラムでは、承認されたユーザーがそれらのアプリケーションを実物のネイティブ処理ユニット（NPU）上で動作させられる。Q.ANTはドライバー、ソフトウェアスタック、PyTorchとの統合機能を提供し、モデルやフレームワークとの互換性は参加開始時に確認する。

NPUは、従来のトランジスタベースのチップ上で長いデジタル処理の連続に分解するのではなく、光学領域で非線形関数を直接実行する。Q.ANTによると、この方式では、パラメーター数、演算数、リソースを抑えながら、同等またはそれ以上の結果を得られる可能性がある。対象となるワークロードは、産業用画像認識、時系列予測、科学シミュレーション、ロボティクスに加え、大規模言語モデルや基盤モデルの推論、フィジカルAI、ワールドモデルに及ぶ。

Q.ANTのパイロットのページによると、同じ精度を保ちながら、画像処理ではパラメーターを40％、時系列予測では65％削減できるという。今回のクローズドベータは、ユーザー自身のデータとソフトウェアを使って、この結果を検証するために設計されている。幅広いワークロードに対応することで、Q.ANTは、初期の研究用途を超えて、光学的な非線形処理が有効な領域を明らかにできる。

商用利用に向けた体系的な評価

応募内容の審査とビデオ通話の後、参加者にはチュートリアル、コードサンプル、ドキュメントが提供される。その後、ワークロードを確認し、テストの重点を調整する。最後のワークショップでは、エネルギーと性能の指標、本番環境への適性、次の段階に進む可能性を検討する。参加者は自らのワークロード、データ、結果の所有権を保持し、それらの機密は守られる。プロセッサとプラットフォームの開発に活用されるのは、議論から得られた集約済みかつ匿名化された知見のみだ。

今回のパイロットに先立ち、2026年5月19日の商用契約により、IONOSはQ.ANTのNative Processing Serverにとって初の商用顧客となった。Q.ANTはNPUを、GPUを全面的に置き換えるものではなく、特定のAIワークロード向けにCPUやGPUと併用するコプロセッサと位置付けている。したがって、今回のクローズドベータは新たな提携を始めるものではなく、既存の商業関係に顧客自身が実施する評価を加えるものだ。

独立したテストで明らかになった利点と制約

ライプニッツ・スーパーコンピューティング・センター（LRZ）が2026年4月21日に実施した評価は、別の参考事例となる。LRZはAIと高性能計算（HPC）のタスクで両世代のNPUをテストし、第2世代チップは最良のケースで最大50倍の速度を達成したと報告した。また、畳み込みニューラルネットワークを用いた画像認識では25倍の高速化が確認された。一般的なHPCワークロードでは、計算の複雑さに応じて、第1世代から第2世代への移行により消費電力が約50％から84％低下した。

この評価では、パイロットに関係する制約も明らかになった。コプロセッサはすべての演算を光学的に実行できるわけではなく、従来型プロセッサと継続的にデータをやり取りする必要がある。演算を光学ユニット内にとどめるほどエネルギー効率が高くなるため、データ移動が設計上の重要な制約となる。アナログシステムは16ビット精度でデータを変換し、光検出器のノイズも考慮しなければならない。より高精度な結果を得るには、複雑なタスクを複数の演算に分割し、より高度なソフトウェアツールを使う必要がある。LRZの研究者は、チップがAIクラスターに導入可能となるまでに、さらに1～2回の開発サイクルが必要になる可能性があると推定した。

今回のパイロットでは、こうした課題を顧客自身が検証できる。報告されている利点が実際のワークロードやデータ移動、ソフトウェア上の制約を踏まえても得られるかどうかが、本番環境のAIインフラで、CPUやGPUと並ぶフォトニック・コプロセッシングの適用領域を左右する。