パートナーシップ
Expedera、CadenceとのエッジAIサブシステム連携を実証
Unite.AI を Google の優先ソースに追加
Expederaは2026年11月9日、Origin Evolutionのニューラル処理ユニット（NPU）IPとCadenceのTensilica NeuroEdge 130 AIコプロセッサをプリシリコンシミュレーションで組み合わせ、2つの半導体IPブロックがAI推論ワークロードをどのように分担して実行するかを実証したと発表した。
Expederaは、この成果を顧客向けシリコンでのベンチマークではなく、プリシリコン段階で検証された統合と説明した。統合サブシステムは、遅延、コスト、複雑さを抑えながら、性能と電力効率を高めるよう設計されている。ただし、発表では、これらの目標に関する統合後の測定値は示されていない。両社は、エッジノード、スマートフォン、自動車システム、データセンター向けの推論設計を対象としており、この手法はほかのTensilicaデジタル信号プロセッサにも展開できる。
Expederaのチーフサイエンティスト、Sharad Chole氏は、統合サブシステム上でモデルが稼働しており、エージェント型AIワークフローによってカスタマイズしたIPをより迅速に提供できると述べた。これにより顧客は、「性能と電力の要件に合わせたエッジAIを、より迅速かつ低リスクで量産へ移行できる」という。
コプロセッサとNPUの役割分担
CadenceのTensilica Products Groupで製品管理・マーケティング担当グループディレクターを務めるAmol Borkar氏は、コプロセッサがExpederaのNPUを支援し、前処理、後処理、演算子のフォールバックを担うとともに、AIネットワークも実行すると述べた。この構成では、2つのアクセラレータに同じタスクを割り当てるのではなく、サブシステム内で役割を分担する。
Cadenceは、このコプロセッサを自社のNeo NPU、顧客が開発したNPU、またはサードパーティ製NPU IPと連携できるよう設計しており、Expederaとの組み合わせは、サードパーティ製品を利用する具体例となる。同社の製品ドキュメントによると、Xtensaベースのアーキテクチャを採用し、超長命令語（VLIW）と単一命令複数データ（SIMD）の手法を用いている。また、シグモイド、tanh、ReLUなど、NPUにはあまり適さない演算向けに最適化された命令も備える。
NeuroEdge 130は制御プロセッサとしてNPUに命令やコマンドを発行することもでき、サブシステムの設計時には想定されていなかったワークロードにも対応できるプログラマビリティを加える。接続にはAXIまたはCadenceのHigh Bandwidth Direct Interfaceを利用する。Tensor Virtual Machineスタックを基盤とするNeuroWeaveソフトウェア開発キットは、CadenceのAI IP上でモデルを調整、最適化、展開するために使用される。
Origin Evolutionは、ニューラルネットワークをパケット、すなわち連続した断片に分割し、フィードフォワード、アテンション、ベクトル処理の各ブロックに振り分ける。各ブロックはさまざまな演算、データ型、精度に対応し、NPUはLLM、CNN、RNNに加え、カスタムレイヤーやブラックボックスレイヤーもサポートする。このパケット設計は、大規模なメモリ転送を減らしながら、異なる種類のネットワーク処理を1つのアーキテクチャで実行できるようにすることを目的としている。
先行製品の発表が今回の統合の位置づけを明確にする
Origin Evolutionは2025年5月20日に発表され、提供開始済みで、量産対応かつ顧客の量産設計でシリコン実証済みとされた。発表された数値はNPU単体のものだ。Expederaによると、単一コアで最大128 TFLOPS、複数コアではペタFLOPS以上に拡張できる。また、Llama 3.2 1BとQwen2 1.5Bでは、代替ソリューションと比べ、外部メモリへのデータ移動を75%超削減できる。
Cadenceも同様に、2025年5月7日にNeuroEdge 130を発表し、自動車用途向けに一般提供を開始するとともに、ISO 26262対応準備済みのステータスを備えていました。Cadenceによると、AIネットワークおよび演算子において、Tensilica Vision DSPと同等の性能を維持しながら、面積を30%超削減し、動的電力とエネルギーを20%超低減しました。これらの数値はコプロセッサーとCadenceのVision DSPを比較したものであり、新しいExpedera-Cadenceサブシステムの測定値ではありません。
エッジSoCの設計者にとって、今回の成果は、既存の2つのIPファミリーを組み合わせる、検証済みの統合方法を示すものだ。一方はExpederaのパケットベースのアクセラレーション、もう一方はCadenceのプログラマブルな演算子処理と、予期しないワークロードへの対応である。これは、エッジ推論における実務上の設計課題、すなわちネットワークの高密度な演算に向けた専用アクセラレーションと、変化するモデルに対応できる十分なプログラマビリティの両立に取り組むものであり、性能と電力の目標に応じて構成できるサブシステムで実現する。
