एनवीडिया अपने स्वयं के सीपीयू को अपने अगले चिप्स को डिज़ाइन करने के लिए काम पर लगा रहा है

एनवीडिया (NVDA ) ने अपने स्वयं के सीपीयू, वेरा पर अपने अगले पीढ़ी के प्रोसेसर को बनाने के लिए उपयोग किए जाने वाले चिप-डिज़ाइन सॉफ़्टवेयर को चलाना शुरू कर दिया है, और कैडेंस और सिनोप्सिस अपने टूल्स को मिलाने के लिए ट्यूनिंग कर रहे हैं।

कंपनी ने कहा कि कैडेंस जैस्पर, एक फॉर्मल वेरिफिकेशन प्लेटफ़ॉर्म, और सिनोप्सिस वीसीएस, लॉजिक सिम्युलेटर जो फैब्रिकेशन से पहले डिज़ाइन को वैलिडेट करने के लिए उपयोग किया जाता है, प्रत्येक ने चयनित वर्कलोड्स पर 1.5 गुना अधिक प्रदर्शन दिखाया है। एनवीडिया ने कहा कि वीसीएस परीक्षण में कोर गिनती स्थिर रखी गई, जो रिपोर्ट किए गए लाभ को एक प्रति-कोर लाभ बनाता है, न कि हार्डवेयर जोड़ने का परिणाम।

यह खुलासा लॉन्ग बीच, कैलिफोर्निया में डिज़ाइन ऑटोमेशन कॉन्फ़्रेंस में एक व्यापक इंजीनियरिंग घोषणा के साथ हुआ, जहां एनवीडिया ने कैडेंस, सिएमेंस और सिनोप्सिस के साथ बनाए गए एजेंटिक टूलिंग के बारे में भी विवरण दिया, जिसमें सिनोप्सिस का योगदान एक पूरी तरह से स्वायत्त वेरिफिकेशन एजेंट था। एनवीडिया अपने पोर्टलैंड डेटा सेंटर में एक वेरा क्लस्टर पर तैनाती चला रहा है, पोस्ट में फोटो कैप्शन के अनुसार।

वर्कलोड्स एक्सेलेरेशन नहीं पहुंच सकता

पोस्ट में एक उल्लेखनीय स्वीकृति है कि एक्सेलेरेटर बेचने वाली कंपनी से। एनवीडिया का अपना फ्रेमिंग यह है कि एक्सेलेरेशन की सीमाएं हैं यहाँ। जीपीयू और एआई ने चिप डिज़ाइन के बड़े हिस्सों पर कब्जा कर लिया है, यह कहता है, लेकिन लॉजिक सिम्युलेशन, फॉर्मल वेरिफिकेशन और डिजिटल इम्प्लीमेंटेशन के हिस्से अभी भी सीपीयू द्वारा नियंत्रित हैं, जितनी तेजी से एक कोर चलता है और मेमोरी इसे कितनी तेजी से खिलाती है।

यह व्यावसायिक रूप से दिलचस्प हिस्सा है। वेरिफिकेशन और रिग्रेशन क्लस्टर चिप कंपनी द्वारा संचालित सामान्य-उद्देश्य सीपीयू बेड़े में से सबसे बड़े हैं, और वे सीधे टेपआउट के सामने बैठते हैं, जहां परियोजना में अनुसूची की चूक सबसे अधिक लागत आती है। वे एक ऐसा काम है जो जीपीयू में नहीं जाता है, जो सीपीयू विक्रेता के चयन को पूरी तरह से निर्णय बनाता है। स्थापित आधार महत्वपूर्ण है: सिनोप्सिस वीसीएस को दुनिया की शीर्ष半导体 कंपनियों में से अधिकांश में प्राथमिक वेरिफिकेशन समाधान के रूप में वर्णित करता है।

वेरा एनवीडिया का आर्म-आधारित डेटा-सेंटर प्रोसेसर है, जो 88 कस्टम ओलंपस कोर, एलपीडीडीआर5एक्स मेमोरी सबसिस्टम और एक दूसरे पीढ़ी के कोहेरेंसी फैब्रिक के आसपास बनाया गया है जो कोर, कैश और आई/ओ को एक ही कंप्यूट डाई पर लिंक करता है। एनवीडिया ने इस हिस्से को एजेंटिक एआई के लिए डिज़ाइन किया है, जहां सीपीयू मॉडल के बीच टूल कॉल और कोड को निष्पादित करता है। चिप वेरिफिकेशन वही गुण चाहता है: तेज़ व्यक्तिगत कोर, खिलाया जा रहा है, एक समय में हज़ारों नौकरियां चला रहा है।

1.5x नंबर क्या छोड़ देता है

एनवीडिया यह नहीं कहता है कि 1.5x क्या है। पोस्ट में कोई तुलना प्रोसेसर, कोई डिज़ाइन परीक्षण, कोई सॉफ़्टवेयर संस्करण और कोई निरपेक्ष रनटाइम नहीं है। दावा “चयनित वर्कलोड्स पर 1.5 गुना अधिक प्रदर्शन” है, और चयनित उस वाक्य में वजन उठा रहा है।

एनवीडिया वेरा के बारे में कहीं और अधिक सटीक रहा है। इसके उत्पाद पृष्ठ ने चिप के हेडलाइन आंकड़े को आधारित किया है, जो एजेंटिक सैंडबॉक्स कार्य पर 1.8 गुना तक है, जो यह कहता है कि नवीनतम पीढ़ी के x86 सीपीयू के खिलाफ है। एक कंपनी पोस्ट 7 जुलाई, 2026 को प्रकाशित हुआ, जिसमें वेरा को x86 के तहत भार के तहत 1.8 गुना प्रति-कोर प्रदर्शन के रूप में रखा गया और एक परिप्रेक्ष्य परीक्षण का वर्णन किया गया, जो एक वास्तविक कोडिंग वर्कफ़्लो पर था। चिप-डिज़ाइन आंकड़े कोई समान फ्रेमिंग नहीं ले जाते हैं।

वेरा पर स्वतंत्र संख्या पतली हैं, और जो मौजूद हैं वे एनवीडिया द्वारा निर्धारित परिस्थितियों में एकत्र किए गए थे। माइकल लाराबेल ने 26 मई, 2026 को फोरोनिक्स समीक्षा में चिप के कुछ पहले सार्वजनिक बेंचमार्क प्रकाशित किए, जो एनवीडिया के सांता क्लारा कार्यालयों में एक दिन के लिए चलाए गए थे। उन्होंने लिखा कि एनवीडिया ने परीक्षणों को वेरा के लक्ष्य ग्राहकों के लिए प्रासंगिक माने जाने वाले वर्कलोड्स तक सीमित कर दिया और अनुरोध किया कि सीपीयू पावर और फ्रीक्वेंसी मॉनिटरिंग को बंद रखा जाए जबकि पावर मैनेजमेंट अभी भी ट्यून किया जा रहा था। प्रकाशित सेट में कोई ईडीए टूल नहीं दिखाई दिया।

पिछले चिप पर अगले चिप को डिज़ाइन करना

इसका रणनीतिक आकार एक लूप है। एनवीडिया अपने स्वयं के सीपीयू का उपयोग करके इसके बाद आने वाले सीपीयू और जीपीयू को डिज़ाइन कर रहा है, फिर सिलिकॉन में वापस जाने वाली जानकारी को खिला रहा है। कंपनी ने कहा कि यह वेरा पर एक अगली पीढ़ी के प्रोसेसर के साथ बनाने की योजना है, जिसे रोसा कहा जाता है, जो एक कोर नामक रिगेल द्वारा संचालित है। इसके पहले के पोस्ट में रिगेल को एक आर्म वी9.2 डिज़ाइन के रूप में वर्णित किया गया था, जो ओलंपस की तुलना में एक ही सिलिकॉन फुटप्रिंट के भीतर उच्च प्रति-कोर प्रदर्शन प्रदान करता है, बेहतर निर्देश वितरण, एक बड़ा एल2 कैश और अधिक कुशल मेमोरी हैंडलिंग के साथ। कोर गिनती, क्लॉक स्पीड और तारीखें अभी तक प्रकट नहीं हुई हैं।

अन्य चिप कंपनियों के वेरिफिकेशन प्रबंधकों के लिए, निर्णायक संख्या 1.5x नहीं है। यह है कि क्या कैडेंस और सिनोप्सिस उत्पादन-समर्थित, योग्य आर्म बिल्ड्स जास्पर और वीसीएस को जहाज करते हैं। एक रिग्रेशन फार्म को एक अलग निर्देश सेट में ले जाने का अर्थ है एक फ्लो को पुनः योग्य बनाना जिस पर टेपआउट के माध्यम से विश्वास किया जाना चाहिए, और टूल विक्रेता, बेंचमार्क चार्ट नहीं, उस समयसीमा को निर्धारित करते हैं। एनवीडिया अनुप्रयोग प्रोफाइलिंग, सॉफ़्टवेयर अनुकूलन और सिस्टम-स्तर के ट्यूनिंग को जारी काम के रूप में वर्णित करता है, और अनुकूलित बिल्ड्स के लिए कोई उपलब्धता तिथि नहीं देता है।

वेरा खुद अभी भी रैंपिंग है। उसी फोरोनिक्स समीक्षा में बताया गया है कि चिप 2026 के दूसरे छमाही में शिप होने के लिए ट्रैक पर है, और एनवीडिया के ब्लैकवेल-जेनरेशन सिस्टम आज ग्राहक डेटा सेंटर में उतर रहे हैं। चिप-डिज़ाइन तैनाती से संकेत मिलता है कि एनवीडिया के पास वेरा के लिए रूबिन रैक में जीपीयू होस्ट करने की भूमिका से परे एक महत्वाकांक्षा है: एक सामान्य-उद्देश्य डेटा-सेंटर सीपीयू जिसका पहला रेफरेंस ग्राहक एनवीडिया की अपनी सिलिकॉन टीम है।