Branschens första: UCIe Optisk Chiplet Avtäckt av Ayar Labs

Ayar Labs har avtäckt branschens första Universal Chiplet Interconnect Express (UCIe) optiskt chiplet för interkoppling, som är speciellt utformat för att maximera AI-infrastrukturs prestanda och effektivitet samtidigt som det minskar latency och effektåtgång för storskaliga AI-arbetsbelastningar.

Denna genombrott kommer att hjälpa till att tillgodose de ökande kraven på avancerade datorarkitekturer, särskilt när AI-system fortsätter att skala. Genom att integrera ett UCIe-elektriskt gränssnitt är det nya chipletet utformat för att eliminera dataflaskhalsar samtidigt som det möjliggör en sömlös integration med chip från olika tillverkare, vilket främjar en mer tillgänglig och kostnadseffektiv ekosystem för antagande av avancerad optisk teknik.

Chipleten, som heter TeraPHY™, uppnår 8 Tbps bandbredd och drivs av Ayar Labs’ 16-våglängds SuperNova™ ljuskälla. Denna optiska interkopplingsteknik syftar till att övervinna begränsningarna för traditionella kopparinterkopplingar, särskilt för dataintensiva AI-applikationer.

“Optiska interkopplingar behövs för att lösa effektdensitetsutmaningar i skalförstora AI-tyg”, sa Mark Wade, VD för Ayar Labs.

Integrationen med UCIe-standarden är särskilt betydelsefull eftersom den tillåter chiplets från olika tillverkare att fungera tillsammans sömlöst. Denna samverkan är avgörande för framtiden för chipdesign, som alltmer rör sig mot en multi-tillverkare, modulär tillvägagångssätt.

UCIe-standarden: Skapandet av en Öppen Chiplet-ekosystem

UCIe-konsortiet, som utvecklade standarden, syftar till att bygga “en öppen ekosystem av chiplets för på-paket-innovationer”. Deras Universal Chiplet Interconnect Express-specifikation tillgodoser branschens krav på mer anpassningsbara, paketnivå-integration genom att kombinera högpresterande die-till-die-interkopplingsteknik med multi-tillverkar-samverkan.

“Framstegen i UCIe-standarden markerar betydande framsteg mot att skapa mer integrerad och effektiv AI-infrastruktur tack vare en ekosystem av samverkande chiplets”, sa Dr. Debendra Das Sharma, ordförande för UCIe-konsortiet.

Standarden etablerar en universell interkoppling på paketnivå, vilket möjliggör för chipdesigners att blanda och matcha komponenter från olika tillverkare för att skapa mer specialiserade och effektiva system. UCIe-konsortiet har nyligen tillkännagett sin UCIe 2.0-specifikationsutgåva, vilket indikerar standardens fortsatta utveckling och förfining.

Branschstöd och implikationer

Tillkännagivandet har fått starka rekommendationer från stora aktörer i halvledar- och AI-industrin, alla medlemmar i UCIe-konsortiet.

Mark Papermaster från AMD betonade vikten av öppna standarder: “Den robusta, öppna och leverantörsneutrala chiplet-ekosystem som tillhandahålls av UCIe är avgörande för att möta utmaningen att skala nätverkslösningar för att leverera på det fulla potentialen för AI. Vi är glada att Ayar Labs är en av de första som använder UCIe-plattformen till fullo.”

Detta uttalande ekades av Kevin Soukup från GlobalFoundries (GFS ), som noterade: “När branschen övergår till en chiplet-baserad tillvägagångssätt för systemuppdelning, blir UCIe-gränssnittet för chiplet-till-chiplet-kommunikation alltmer en de facto-standard. Vi är glada att se Ayar Labs demonstrera UCIe-standarden över ett optiskt gränssnitt, en avgörande teknik för skalförstora nätverk.”

Tekniska fördelar och framtida tillämpningar

Konvergensen av UCIe och optiska interkopplingar representerar en paradigmförändring i datorarkitektur. Genom att kombinera kisel-fotonik i en chiplet-formfaktor med UCIe-standarden, möjliggör tekniken att GPU:er och andra acceleratorer “kommunicerar över en stor mängd avstånd, från millimeter till kilometer, samtidigt som de fungerar som en enda, jätte-GPU.”

Tekniken möjliggör också Co-Packaged Optics (CPO), med den multinationella tillverkaren Jabil som redan visar upp en modell som innehåller Ayar Labs’ ljuskällor som kan “upp till en petabit per sekund av bi-riktad bandbredd.” Detta tillvägagångssätt lovar större beräkningsdensitet per hylla, förbättrad kyleffektivitet och stöd för varmbytesfunktion.

“Co-packaged optiska (CPO) chiplets är på väg att förändra hur vi hanterar dataflaskhalsar i storskalig AI-beräkning”, sa Lucas Tsai från Taiwan Semiconductor Manufacturing (TSM ) Company (TSMC). “Tillgängligheten av UCIe-optiska chiplets kommer att främja en stark ekosystem, som i slutändan kommer att driva både bredare antagande och fortsatt innovation inom branschen.”

Omformning av Framtiden för Datorer

När AI-arbetsbelastningar fortsätter att växa i komplexitet och skala, ser halvledarindustrin alltmer mot chiplet-baserade arkitekturer som en mer flexibel och samarbetsinriktad tillvägagångssätt för chipdesign. Ayar Labs’ introduktion av det första UCIe-optiska chipletet adresserar bandbredds- och effektåtgångsutmaningarna som har blivit flaskhalsar för högpresterande datorer och AI-arbetsbelastningar.

Kombinationen av den öppna UCIe-standarden med avancerad optisk interkopplingsteknik lovar att revolutionera systemnivå-integration och driva framtiden för skalbar, effektiv datorinfrastruktur, särskilt för de krävande kraven för nästa generations AI-system.

Det starka branschstödet för denna utveckling indikerar potentialen för en snabbt växande ekosystem av UCIe-kompatibla teknologier, som kan accelerera innovation inom halvledarindustrin samtidigt som det gör avancerade optiska interkopplingssystem mer tillgängliga och kostnadseffektiva.