Andy Nightingale, VP för Produktmarknadsföring på Arteris – Intervjuer

Andy Nightingale, VP för Produktmarknadsföring på Arteris är en erfaren global affärsledare med en bred bakgrund inom teknik och produktmarknadsföring. Han är en chartrerad medlem av British Computer Society och Chartered Institute of Marketing, och har över 35 års erfarenhet inom högteknologibranschen.

Under sin karriär har Andy haft en rad roller, inklusive tekniska och produktledningspositioner på Arm, där han tillbringade 23 år. I sin nuvarande roll som VP för produktmarknadsföring på Arteris, ansvarar Andy för Magillem system-on-chip distribution och FlexNoC och Ncore network-on-chip produkter.

Arteris är en katalysator för system-on-chip (SoC) innovation som den ledande leverantören av halvledar system IP för acceleration av SoC-utveckling. Arteris Network-on-Chip (NoC) interconnect IP och SoC-integrationsteknologi möjliggör högre produktprestanda med lägre effektåtgång och snabbare tid till marknaden, vilket ger bevisad flexibilitet och bättre ekonomi för system- och halvledarbolag, så att innovativa varumärken kan fritt drömma upp vad som kommer härnäst.

Med din omfattande erfarenhet på Arm och nu ledande produktledning på Arteris, hur har din syn på utvecklingen av halvledar IP och interconnect-teknologier förändrats över åren? Vilka nyckeltrender exciterar dig mest idag?

Det har varit en extraordinär resa – från mina tidiga dagar med att skriva testbänkar för ASIC på Arm till att hjälpa till att forma produktstrategi på Arteris, där vi är i framkanten av interconnect IP-innovation. Tillbaka 1999 accelererade systemkomplexiteten snabbt, men fokus låg fortfarande primärt på processorprestanda och grundläggande SoC-integration. Verifieringsmetoderna utvecklades, men interconnect sågs ofta som en fast infrastruktur – nödvändig men inte strategisk.

Framåt i tiden har interconnect IP blivit en kritisk möjliggörare för SoC (System-on-Chip) skalbarhet, effektverkningsgrad och AI/ML-prestanda. Uppkomsten av chiplets, domänspecifika acceleratorer och multi-die-arkitekturer har lagt enormt tryck på interconnect-teknologier för att bli mer anpassningsbara, innovativa, fysiskt och programvaru-medvetna.

En av de mest spännande trenderna jag ser är konvergensen av AI och interconnect-design. På Arteris utforskar vi hur maskinlärning kan optimera NoC (Network-on-Chip) topologier, intelligent routa data-trafik och till och med förutse trängsel för att förbättra realtidsprestanda. Detta handlar inte bara om hastighet – det handlar om att göra system mer innovativa och responsiva.

Vad som exciterar mig är hur halvledar IP blir mer tillgänglig för AI-innovatörer. Med högnivå SoC-konfigurations-IP och abstraktionslager kan startups inom automotive, robotics och edge AI nu utnyttja avancerade interconnect-arkitekturer utan att behöva en djup bakgrund inom RTL-design. Den demokratiseringen av förmåga är enorm.

En annan viktig förändring är rollen för virtuell prototypning och systemnivåmodellering. Efter att ha arbetat med ESL (Electronic System Level) verktyg tidigt i min karriär är det tillfredsställande att se att dessa metoder nu möjliggör tidig AI-arbetsbelastning, prestandaprediktion och arkitekturval långt innan kisel är inspelad.

Till slut beror framtiden för AI på hur effektivt vi flyttar data – inte bara hur snabbt vi bearbetar den. Det är därför jag tror att utvecklingen av interconnect IP är central för nästa generation av intelligenta system.

Arteris FlexGen använder AI-driven automatisering och maskinlärning för att automatisera NoC (Network-on-Chip) topologigenerering. Hur ser du AI:s roll utvecklas i chipdesign under de närmaste fem åren?

AI förvandlar fundamentalt chipdesign, och under de närmaste fem åren kommer dess roll att fördjupas – från produktivitetsstöd till intelligent designpartner. På Arteris levererar vi redan den framtiden med FlexGen, där AI, formella metoder och maskinlärning är centrala för att automatisera Network-on-Chip (NoC) topologioptimering och SoC-integrationsarbetsflöden.

Vad som särskiljer FlexGen är dess kombination av ML-algoritmer – alla kombinerade för att initiera floorplans från bilder, generera topologier, konfigurera klockor, minska Clock Domain Crossings och optimera anslutnings-topologin och dess placering och routningsbandbredd, vilket strömlinjeformar kommunikationen mellan IP-block. Dessutom sker allt detta deterministiskt, vilket innebär att resultaten kan replikeras och inkrementella justeringar kan göras, vilket möjliggör förutsägbara, bästa-i-klassen-resultat för användningsfall som sträcker sig från AI-assistans för en expert-SoC-designer till att skapa rätt NoC för en nybörjare.

Under de närmaste fem åren kommer AI:s roll i chipdesign att skifta från att assistera mänskliga designers till att samdesigna och samoptimera med dem – lära av varje iteration, navigera designkomplexitet i realtid och slutligen accelerera leveransen av AI-klara chip. Vi ser AI inte bara som att göra chip snabbare, utan också som att göra snabbare chip smartare.

Halvledarindustrin upplever snabb innovation med AI, HPC och multi-die-arkitekturer. Vilka är de största utmaningarna som NoC-design behöver lösa för att hålla jämna steg med dessa framsteg?

Som AI, HPC och multi-die-arkitekturer driver oöverträffad komplexitet, är den största utmaningen för NoC-design skalbarhet utan att offra effekt, prestanda eller tid till marknaden. Idag har chip funktioner som sträcker sig från tiotals till hundratals IP-block, var och en med olika bandbredd, latens och effektbehov. Att hantera denna mångfald – över flera chip, spänningsdomäner och floorplan-begränsningar – kräver NoC-lösningar som går långt utöver manuella metoder.

NoC-lösningstekniker som FlexGen hjälper till att hantera nyckelbottleneckar: minimera ledningslängd, maximera bandbredd, anpassa sig till fysiska begränsningar och göra allt med hastighet och reproducerbarhet.

Framtiden för NoC måste också vara automation-first och AI-aktiverad, med verktyg som kan anpassa sig till utvecklande floorplans, chipset-baserade arkitekturer och sentida ändringar utan att kräva komplett omgörning. Detta är det enda sättet att hålla jämna steg med moderna SoC:s massiva designcykler och heterogena krav och säkerställa effektiv, skalbar anslutning i hjärtat av nästa generationens halvledare.

AI-chipmarknaden förväntas växa betydligt. Hur positionerar Arteris sig för att stödja de ökande kraven på AI-arbetsbelastningar, och vilka unika fördelar erbjuder FlexGen i detta utrymme?

Arteris är inte bara unikt positionerat för att stödja AI-chipletmarknaden, utan har redan gjort detta under flera år genom att leverera automatiserade, skalbara Network-on-Chip (NoC) IP-lösningar som är specialiserade för kraven på AI-arbetsbelastningar, inklusive Generative AI och Large Language Models (LLM) beräkning – som stöder hög bandbredd, låg latens och effektverkningsgrad över alltmer komplexa arkitekturer. FlexGen, som den senaste tillägget till Arteris NoC IP-utbud, kommer att spela en ännu viktigare roll i att snabbt skapa optimala topologier som passar för olika storskaliga, heterogena SoC.

FlexGen erbjuder inkrementell design, partiell slutförande-läge och avancerad sökning för att dynamiskt optimera NoC-konfigurationer utan komplett omkonstruktion – avgörande för AI-chip som utvecklas under hela utvecklingsprocessen.

Våra kunder bygger redan in Arteris-teknologi i multi-die- och chiplet-baserade system, effektivt dirigerar trafik samtidigt som de respekterar floorplan- och klockdomänsbegränsningar på varje chiplet. Icke-sammanhängande multi-die-anslutning stöds via industristandardgränssnitt som tillhandahålls av tredjepartsstyrningar.

Såsom AI-chipkomplexitet växer, så växer också behovet av automation, anpassningsförmåga och hastighet. FlexGen levererar alla tre, hjälper team att bygga smartare interconnects – snabbare – så att de kan fokusera på vad som verkligen betyder något: att förbättra AI-prestanda i skala.

Med uppkomsten av RISC-V och anpassad kisel för AI, hur skiljer sig Arteris tillvägagångssätt för NoC-design från traditionella interconnect-arkitekturer?

Traditionella interconnect-arkitekturer byggdes primärt för fasta funktionsdesigner, men dagens RISC-V och anpassad AI-kisel kräver en mer konfigurerbar, skalbar och automatiserad tillvägagångssätt än en modifierad one-size-fits-all-lösning. Det är där Arteris skiljer sig. Vår NoC IP, särskilt med FlexGen, är utformad för att anpassa sig till mångfalden och modulariteten i moderna SoC, inklusive anpassade kärnor, acceleratorer och chiplets, som nämns ovan.

FlexGen möjliggör för designers att generera och optimera topologier som återspeglar unika arbetsbelastningskaraktärer, antingen låglatensvägar för AI-inferens eller högbandbreddsleder för delad minne över RISC-V-kluster. Till skillnad från statiska interconnects anpassar FlexGen:s algoritmer varje NoC till chipets arkitektur över klockdomäner, spänningsöar och floorplan-begränsningar.

Som ett resultat möjliggör Arteris för team som bygger anpassad kisel att flytta snabbare, minska risk och få ut det mesta av sina högt differentierade design – något som traditionella interconnects inte var byggda för att hantera.

FlexGen hävdar en 10-gånger förbättring av designitereringshastighet. Kan du gå igenom hur denna automation minskar komplexitet och accelererar tid till marknaden för System-on-Chip (SoC) designers?

FlexGen levererar en 10-gånger förbättring av designitereringshastighet genom att automatisera några av de mest komplexa och tidskrävande uppgifterna i NoC-design. Istället för att manuellt konfigurera topologier, lösa klockdomäner eller optimera rutter, använder designers FlexGen:s fysiskt medvetna, AI-drivna motor för att hantera dessa på timmar (eller mindre) – uppgifter som traditionellt tog veckor.

Som nämns ovan kan partiellt slutförandeläge automatiskt slutföra även delvis slutförda design, bevara manuell avsikt samtidigt som det accelererar tidsclosing.

Resultatet är en snabbare, mer exakt och lättare att iterera designflöde, som möjliggör SoC-team att utforska fler arkitekturalternativ, svara på sentida ändringar och komma till marknaden snabbare – med högkvalitativa resultat och mindre risk för dyra omgörningar.

En av FlexGen:s utmärkande funktioner är ledningslängdminskning, som förbättrar effektverkningsgrad. Hur påverkar detta den övergripande chipprestandan, särskilt i effektkänsliga tillämpningar som edge AI och mobilberäkning?

Ledningslängd påverkar direkt effektåtgång, latens och chip-effektivitet – både i moln-AI/HPC-applikationer som använder de mer avancerade noderna och edge-AI-inferensapplikationer där varje milliwatt räknas. FlexGen:s förmåga att automatiskt minimera ledningslängd – ofta upp till 30% – innebär kortare datapath, minskad kapacitans och lägre dynamisk effektåtgång.

I realistiska termer översätts detta till lägre värmeutveckling, längre batterilivslängd och bättre prestanda per watt, alla viktiga för AI-arbetsbelastningar vid kanten eller i mobila miljöer och molnet genom att direkt påverka den totala ägandekostnaden (TCO). Genom att optimera NoC-topologin med AI-styrd placering och routning säkerställer FlexGen att prestandamål uppnås utan att offra effektverkningsgrad – vilket gör det till en idealisk passning för dagens och morgondagens energikänsliga design.

Arteris har samarbetat med ledande halvledarbolag inom AI-datacenter, automotive, konsument, kommunikation och industriell elektronik. Kan du dela insikter om hur FlexGen antas över hela dessa branscher?

Arteris NoC IP ser en stark antagande över alla marknader, särskilt för högkvalitativa, mer avancerade chiplets och SoC. Detta beror på att det hanterar varje sektors topputmaningar: prestanda, effektverkningsgrad och designkomplexitet samtidigt som det bevarar kärnfunktionalitet och areabegränsningar.

I automotive, till exempel, använder företag som Dream Chip FlexGen för att påskynda korsningen av AI och säkerhet för autonoma fordon genom att utnyttja Arteris för sin ADAS-SoC-design medan de uppfyller stränga effekt- och säkerhetsbegränsningar. FlexGen:s smarta NoC-optimisering och generering i datacenter hjälper till att hantera massiv bandbredd och skalbarhet, särskilt för AI-träning och allmän acceleration av arbetsbelastningar.

FlexGen tillhandahåller en snabb och reproducerbar väg till optimerade NoC-arkitekturer för industriell elektronik, där designcykler är tajta och produktlivslängd är viktig. Kunder värdesätter dess inkrementella designflöde, AI-baserad optimering och förmåga att anpassa sig snabbt till utvecklande krav, vilket gör FlexGen till en hörnsten för nästa generations SoC-utveckling.

Halvledarleverantörskedjan har stött på betydande störningar under de senaste åren. Hur anpassar Arteris sin strategi för att säkerställa att Network-on-Chip (NoC) lösningar förblir tillgängliga och skalbara trots dessa utmaningar?

Arteris svarar på leverantörskedjestörningar genom att dubbla ned på vad som gör våra NoC-lösningar motståndskraftiga och skalbara: automation, flexibilitet och ekosystemkompatibilitet.

FlexGen hjälper kunder att designa snabbare och förbli mer agila för att anpassa sig till förändrade kisel tillgänglighet, nodskift eller förpackningsstrategier. Oavsett om de gör derivatdesigner eller skapar nya interconnects från scratch.

Vi stöder också kunder med olika processnoder, IP-leverantörer och designmiljöer, vilket säkerställer att kunder kan distribuera Arteris-lösningar oavsett deras foundry, EDA-verktyg eller SoC-arkitektur.

Genom att minska beroendet av någon del av leverantörskedjan och möjliggöra snabbare, iterativ design, hjälper vi kunder att minska risken för sina design och hålla sig på schemat – även i osäkra tider.

Om man ser framåt, vilka är de största skiftningarna du förväntar dig inom SoC-utveckling, och hur förbereder sig Arteris för dem?

En av de mest betydande skiftningarna inom SoC-utveckling är rörandet mot heterogena arkitekturer, chiplet-baserade design och AI-centriska arbetsbelastningar. Dessa trender kräver betydligt mer flexibla, skalbara och intelligenta interconnects – något som traditionella metoder inte kan hålla jämna steg med.

Arteris förbereder sig genom att investera i AI-driven automation, som ses i FlexGen, och expandera stöd för multi-die-system, komplexa klock-/effektdomäner och sentida floorplan-ändringar. Vi fokuserar också på att möjliggöra inkrementell design, snabb iteration och sömlös IP-integration – så att våra kunder kan hålla jämna steg med krympande utvecklingscykler och ökande komplexitet.

Vårt mål är att säkerställa att SoC- (och chiplet-) team förblir agila, oavsett om de bygger för edge-AI, moln-AI eller något däremellan, allt samtidigt som de tillhandahåller den bästa effekten, prestandan och arean (PPA) oavsett designens komplexitet, XPU-arkitektur och foundrynod som används.

Tack för den underbara intervjun, läsare som vill lära sig mer bör besöka Arteris.