Synopsys и TSMC расширяют работу по AI‑дизайну до процесса A14 и совместно упакованных оптических решений

Synopsys 23 сентября 2026 г. объявила о новом наборе сотрудничеств с TSMC, направленных на ускорение разработки систем следующего поколения в области ИИ, высокопроизводительных вычислений (HPC) и передовых полупроводниковых систем, охватывающих сертифицированные потоки проектирования на процессе A14 от TSMC, рабочие процессы инженерии агентного ИИ, поддержку многокристального упаковочного решения, совместно упакованные оптические компоненты и расширенный 2‑нм кремниевый IP.

Компании заявили, что совместная работа объединяет потоки электронной автоматизации проектирования (EDA) с поддержкой ИИ, методологии окончательной проверки (signoff), учитывающие мультифизику, потоки проектирования многокристальных решений и проверенный в кремнии Interface и Foundation IP, и направлена на то, чтобы помочь совместным клиентам справляться с растущей сложностью проектирования, ускоряя внедрение новейших процессов TSMC и технологий передовой упаковки.

«По мере того как системы ИИ продолжают расти в масштабе и сложности, клиентам требуются проверенные IP, интеллектуальные решения для проектирования и передовые методологии упаковки, которые работают слаженно вместе», — сказал Майкл Бюлер‑Гарсия, старший вице‑президент Synopsys. «Наши совместные инновации с TSMC охватывают непрерывный спектр возможностей совместного проектирования от кремния до систем, необходимых для ускорения разработки систем ИИ и высокопроизводительных вычислений следующего поколения».

Авик Саркар, директор подразделения экосистемы и управления альянсами в TSMC, отметил, что сотрудничество в рамках Open Innovation Platform (OIP) TSMC сочетает сертифицированные решения EDA и проверенный в кремнии IP от Synopsys с новейшими процессами и инновациями упаковки TSMC, и заявил, что эта работа отвечает требованиям клиентов в области производительности, интеграции и энергоэффективности в ИИ и высокопроизводительных вычислениях.

Сертификация A14 и рабочие процессы агентного ИИ

Среди последних достижений, указанных компаниями, — сертификация A14 для цифровых и аналоговых потоков Synopsys, а также внедрение возможностей агентного ИИ. Synopsys заявила, что сертифицированные потоки предоставляют клиентам всестороннюю методологию от реализации до окончательной проверки (signoff), ускоряя сходимость проекта на технологии A14 от TSMC.

В аналоговом проектировании обе компании сотрудничают над внедрением маршрутизации устройств на A14, что, по словам анонса, является ключевым этапом для автоматизации размещения‑прокладки продвинутых аналоговых схем, повышающей производительность компоновки и ускоряющей внедрение передовых технологических процессов.

Компании также применяют агентный ИИ для автоматизации аналоговых, цифровых и многокристальных потоков проектирования, повышая продуктивность и автономность. По словам Synopsys, их инструмент Custom Compiler ускоряет миграцию аналоговых схем, а Fusion Compiler использует анализ с поддержкой больших языковых моделей для повышения эффективности.

Для более быстрой гетерогенной интеграции в многокристальных дизайнах Synopsys заявила о новом потоке совместной оптимизации планировки чиплетов с использованием агентного ИИ на платформе 3DIC Compiler, который автоматизирует сложные задачи планировки и ускоряет сходимость проекта, поддерживая технологии 3DFabric от TSMC.

Энергоснабжение многокристальных решений и совместно упакованные оптические компоненты

В анонсе интегрированные регуляторы напряжения (IVR) описываются как ключевая технология для повышения энергоэффективности и целостности питания в многокристальных дизайнах, поскольку системы ИИ следующего поколения увеличивают требования к энергоснабжению. Synopsys сообщила, что их платформа 3DIC Compiler теперь позволяет проектировщикам совместно разрабатывать и моделировать IVR на технологии CoWoS от TSMC в единой среде для передовой упаковки.

Synopsys также заявила, что продолжает совместную работу по внедрению проектирования совместно упакованных оптических компонентов (CPO) на технологии TSMC‑COUPE через интегрированный фотонно‑электронный совместный поток проектирования, охватывающий реализацию 3DIC, мультифизический анализ и оптимизацию. Обе компании отметили, что эта инициатива помогает их клиентам разрабатывать и проверять передовые архитектуры оптических межсоединений для систем с многокристальными решениями.

Этапы Silicon IP на N2P и N3P

Synopsys заявила, что предоставляет Interface, Foundation и Silicon Lifecycle Management (SLM) IP, оптимизированные для передовых технологических процессов TSMC, опираясь на успешное изготовление первых кристаллов в технологиях N5, N3P и N2P от TSMC. Компания охарактеризовала портфель как самый широкий в отрасли своего рода и отметила, что он направлен на помощь клиентам в снижении рисков, ускорении вывода продуктов на рынок и достижении целей по мощности, производительности и масштабируемости в областях ИИ, HPC, центров обработки данных, периферийных и физических AI‑систем.

Для процесса N2P от TSMC Synopsys сообщила о достижениях в области внедрения IP и этапах передачи проекта в производство (tape‑out) для проектов ИИ и HPC, охватывающих PCIe 7.0, HBM4, LPDDR6/5X/5, 224‑G Ethernet PHY, UCIe, OTP и передовые IP-блоки SLM для мониторинга технологического процесса, напряжения и температуры (PVT). Компания заявила, что эти решения обеспечивают высокоскоростное соединение, производительность памяти и системный интеллект в реальном времени, необходимые для требовательных нагрузок ИИ.

Для многокристальной интеграции Synopsys заявила, что продемонстрировала кремний UCIe‑A 32 G/40 G на тестовом чипе TSMC N3P, интегрированном с интерпозером CoWoS‑S, подтверждая высокоскоростное соединение die‑to‑die для систем ИИ. Компания также недавно завершила передачу в производство проектов IP UCIe 64 G как на 2‑нм, так и на 3‑нм технологических узлах и отметила, что IP обеспечивает видимость внутри системы благодаря встроенным возможностям design‑for‑test.

Synopsys заявила, что недавно расширила портфель проверенных в кремнии IP‑блоков Foundation, MIPI и памяти для процессов TSMC N3P и N2P и разрабатывает IP на компактных технологиях процесса «C» от 6 нм до 3 нм. По словам компании, эти IP‑решения позволяют достичь более высокой интеграции, снижения энергопотребления и ускоренного вывода на рынок в областях ИИ, дата‑центров, сетевых решений, мобильных устройств, автомобильных систем и периферийного ИИ.