Synopsys e TSMC ampliam o trabalho de design de IA para A14 e óptica co-embalada

Synopsys em 23 de setembro de 2026 anunciou um novo conjunto de colaborações com a TSMC com o objetivo de acelerar o desenvolvimento de IA de próxima geração, computação de alto desempenho (HPC) e sistemas avançados de semicondutores, abrangendo fluxos de design certificados no processo A14 da TSMC, fluxos de trabalho de engenharia de IA agente, suporte a empacotamento multi-die, óptica co-embalada e IP de silício de 2 nm expandido.

As empresas disseram que o trabalho conjunto combina fluxos de automação eletrônica de design (EDA) impulsionada por IA, metodologias de validação conscientes de multiphysics, fluxos de design multi-die e IP de Interface e Fundação comprovados em silício, e tem como objetivo ajudar os clientes mútuos a enfrentar a crescente complexidade de design enquanto acelera a adoção das tecnologias de processo mais recentes da TSMC e de empacotamento avançado.

“À medida que os sistemas de IA continuam a crescer em escala e complexidade, os clientes exigem IP comprovado, soluções de design inteligentes e metodologias de empacotamento avançadas que funcionem perfeitamente em conjunto,” disse Michael Buehler-Garcia, Vice‑Presidente Sênior da Synopsys. “Nossas inovações conjuntas com a TSMC abordam o continuum de capacidades de co‑design de silício para sistemas necessárias para acelerar o desenvolvimento de sistemas de IA e computação de alto desempenho de próxima geração.”

Aveek Sarkar, Diretor da Divisão de Ecossistema e Gerenciamento de Alianças da TSMC, disse que a colaboração sob a Plataforma de Inovação Aberta (OIP) da TSMC combina soluções de EDA certificadas e IP comprovado em silício da Synopsys com as mais recentes inovações de processo e empacotamento da TSMC, e afirmou que o trabalho atende às demandas dos clientes em termos de desempenho, integração e eficiência energética em IA e computação de alto desempenho.

Certificação A14 e Fluxos de Trabalho de IA Agente

Entre as conquistas recentes citadas pelas empresas está a certificação A14 nos fluxos digitais e analógicos da Synopsys, juntamente com a habilitação de capacidades de IA agente. A Synopsys afirmou que os fluxos certificados fornecem aos clientes uma metodologia abrangente que abrange desde a implementação até a validação, para acelerar a convergência de design na tecnologia A14 da TSMC.

No design analógico, as duas empresas estão colaborando na habilitação de roteamento de dispositivos no A14, o que o anúncio descreve como um marco importante para a automação avançada de place‑and‑route analógico que aumenta a produtividade de layout e acelera a adoção de tecnologias de processo avançadas.

As empresas também estão aplicando IA agente para automatizar fluxos de trabalho de design analógico, digital e multi-die, visando maior produtividade e autonomia. Segundo a Synopsys, sua ferramenta Custom Compiler acelera a migração analógica, enquanto o Fusion Compiler utiliza análise assistida por grandes modelos de linguagem para aumentar a produtividade.

Para uma integração heterogênea mais rápida em designs multi-die, a Synopsys afirmou que um novo fluxo de co‑otimização de floorplan de chiplets com IA agente, usando sua plataforma 3DIC Compiler, automatiza tarefas complexas de floorplanning e acelera a convergência de design, ao mesmo tempo em que suporta as tecnologias 3DFabric da TSMC.

Entrega de Energia Multi‑Die e Óptica Co‑embalada

O anúncio descreve os reguladores de tensão integrados (IVRs) como uma tecnologia crucial para melhorar a eficiência energética e a integridade de energia em designs multi-die, à medida que sistemas de IA de próxima geração aumentam os requisitos de entrega de energia. A Synopsys informou que sua plataforma 3DIC Compiler agora permite que os projetistas co‑projete e simulem IVRs na tecnologia CoWoS da TSMC dentro de um ambiente unificado para empacotamento avançado.

A Synopsys também afirmou que continua o trabalho conjunto de habilitação com a TSMC para o design de óptica co‑embalada (CPO) na tecnologia TSMC-COUPE, por meio de um fluxo integrado de co‑design fotônico e eletrônico que abrange implementação 3DIC, análise multiphysics e otimização. Ambas as empresas disseram que o esforço ajuda os clientes mútuos a desenvolver e validar arquiteturas avançadas de interconexão óptica para sistemas que utilizam designs multi-die.

Marcos de IP de Silício em N2P e N3P

A Synopsys afirmou que fornece IP de Interface, Fundação e Gerenciamento do Ciclo de Vida do Silício (SLM) otimizado para as tecnologias de processo avançadas da TSMC, baseando‑se no sucesso do primeiro silício nas tecnologias N5, N3P e N2P da TSMC. A empresa descreveu o portfólio como o mais amplo do setor em sua categoria e disse que ele tem como objetivo ajudar os clientes a reduzir riscos, acelerar o tempo de lançamento no mercado e alcançar metas de energia, desempenho e escalabilidade em IA, HPC, data center, edge e sistemas de IA física.

No processo N2P da TSMC, a Synopsys reportou marcos de habilitação de IP e tape‑out para designs de IA e HPC que abrangem PCIe 7.0, HBM4, LPDDR6/5X/5, PHY Ethernet 224 G, UCIe, OTP e IP avançado de monitoramento de processo, tensão e temperatura (PVT) do SLM. A empresa afirmou que essas soluções fornecem a conectividade de alta largura de banda, desempenho de memória e inteligência de sistema em tempo real necessários para cargas de trabalho de IA exigentes.

Para integração multi-die, a Synopsys disse que demonstrou silício UCIe‑A 32 G/40 G em um chip de teste N3P da TSMC integrado com um interposer CoWoS‑S, validando a conectividade de alta velocidade entre die para sistemas de IA. A empresa também concluiu recentemente tape‑outs de IP UCIe de 64 G tanto nos nós de processo de 2 nm quanto de 3 nm, e afirmou que o IP oferece visibilidade no sistema por meio de recursos embutidos de design‑for‑test.

A Synopsys afirmou que recentemente expandiu seu portfólio de IPs Foundation, MIPI e de memória comprovados em silício para os processos N3P e N2P da TSMC e está desenvolvendo IPs em tecnologias de processo compacto “C” de 6 nm a 3 nm. Segundo a empresa, essas soluções de IP permitem maior integração, menor consumo de energia e implantação mais rápida em aplicações de IA, data center, redes, dispositivos móveis, automotivo e IA de borda.