Andy Nightingale, VP de Marketing de Produto da Arteris – Série de Entrevistas

Andy Nightingale, VP de Marketing de Produto da Arteris é um líder empresarial global experiente com uma formação diversificada em engenharia e marketing de produtos. Ele é um membro comissionado da British Computer Society e do Chartered Institute of Marketing, e tem mais de 35 anos de experiência na indústria de alta tecnologia.

Ao longo de sua carreira, Andy ocupou uma variedade de funções, incluindo posições de engenharia e gerenciamento de produtos na Arm, onde passou 23 anos. Em seu papel atual como VP de marketing de produtos da Arteris, Andy supervisiona as ferramentas de implantação de sistema em chip Magillem e os produtos de interconexão de rede em chip FlexNoC e Ncore.

Arteris é um catalisador para a inovação em sistema em chip (SoC) como o principal fornecedor de propriedade intelectual (IP) de sistema semicondutor para a aceleração do desenvolvimento de SoC. A tecnologia de interconexão de rede em chip (NoC) e a tecnologia de integração de SoC da Arteris permitem um desempenho de produto mais alto com menor consumo de energia e tempo de lançamento mais rápido, entregando flexibilidade comprovada e melhor economia para empresas de sistema e semicondutor, para que marcas inovadoras sejam livres para sonhar com o que vem a seguir.

Com sua vasta experiência na Arm e agora liderando o gerenciamento de produtos na Arteris, como sua perspectiva sobre a evolução da propriedade intelectual de semicondutor e tecnologias de interconexão mudou ao longo dos anos? Quais tendências o entusiasmam mais hoje?

Foi uma jornada extraordinária – desde meus primeiros dias escrevendo testes para ASICs na Arm até ajudar a moldar a estratégia de produto na Arteris, onde estamos à frente da inovação em propriedade intelectual de interconexão. Em 1999, a complexidade do sistema acelerou rapidamente, mas o foco ainda era primariamente no desempenho do processador e na integração essencial de SoC. As metodologias de verificação estavam evoluindo, mas a interconexão era frequentemente vista como uma infraestrutura fixa – necessária, mas não estratégica.

Avançando para hoje, a propriedade intelectual de interconexão se tornou um habilitador crítico da escalabilidade de SoC, eficiência de energia e desempenho de AI/ML. O surgimento de chiplets, aceleradores de domínio específico e arquiteturas multi-die colocou uma pressão imensa sobre as tecnologias de interconexão para se tornarem mais adaptáveis, inovadoras, fisicamente e software-conscientes.

Uma das tendências mais emocionais que vejo é a convergência de AI e design de interconexão. Na Arteris, estamos explorando como o aprendizado de máquina pode otimizar topologias de NoC, rotear inteligentemente o tráfego de dados e até antecipar congestionamentos para melhorar o desempenho em tempo real. Isso não é apenas sobre velocidade – é sobre tornar os sistemas mais inovadores e responsivos.

O que me entusiasma é como a propriedade intelectual de semicondutor está se tornando mais acessível aos inovadores de AI. Com configuração de SoC de nível superior e camadas de abstração, startups em automotivo, robótica e AI de borda agora podem aproveitar arquiteturas de interconexão avançadas sem precisar de um background profundo em design de RTL. Essa democratização de capacidade é enorme.

Outra mudança importante é o papel da prototipagem virtual e modelagem de nível de sistema. Tendo trabalhado em ferramentas de nível de sistema eletrônico (ESL) no início de minha carreira, é gratificante ver essas metodologias agora habilitando a avaliação antecipada de cargas de trabalho de AI, previsão de desempenho e trade-offs arquiteturais muito antes do silício ser liberado.

Em última análise, o futuro da AI depende de quão eficientemente movemos dados – não apenas de quão rápido os processamos. É por isso que acredito que a evolução da propriedade intelectual de interconexão é central para a próxima geração de sistemas inteligentes.

A Arteris’ FlexGen aproveita a automação e o aprendizado de máquina para automatizar a geração de topologia de NoC. Como você vê o papel da AI evoluindo no design de chip nos próximos cinco anos?

A AI está transformando fundamentalmente o design de chip, e nos próximos cinco anos, seu papel será ainda mais profundo – de auxílio de produtividade a parceiro de design inteligente. Na Arteris, já estamos vivendo esse futuro com FlexGen, onde a AI, métodos formais e aprendizado de máquina são centrais para automatizar a otimização de topologia de NoC e fluxos de trabalho de integração de SoC.

O que diferencia FlexGen é sua combinação de algoritmos de ML – todos combinados para inicializar floorplans a partir de imagens, gerar topologias, configurar relógios, reduzir cruzamentos de domínio de relógio e otimizar a topologia de conectividade e sua colocação e roteamento de banda, simplificando a comunicação entre blocos de IP. Além disso, tudo isso é feito de forma determinística, o que significa que os resultados podem ser replicados e ajustes incrementais feitos, permitindo resultados previsíveis e de classe mundial para uso em casos que variam desde assistência de AI para um designer de SoC experiente até a criação da NoC certa para um novato.

Nos próximos cinco anos, o papel da AI no design de chip mudará de auxiliar designers humanos para co-projetar e co-otimizar com eles – aprendendo com cada iteração, navegando pela complexidade do design em tempo real e acelerando a entrega de chips prontos para AI. Vemos a AI não apenas tornando chips mais rápidos, mas também tornando chips mais rápidos mais inteligentes.

A indústria de semicondutor está testemunhando uma inovação rápida com AI, HPC e arquiteturas multi-die. Quais são os principais desafios que o design de NoC precisa resolver para acompanhar esses avanços?

À medida que a AI, HPC e arquiteturas multi-die impulsionam uma complexidade sem precedentes, o maior desafio para o design de NoC é a escalabilidade sem sacrificar energia, desempenho ou tempo de lançamento. Hoje, os chips apresentam dezenas a centenas de blocos de IP, cada um com diferentes necessidades de banda, latência e energia. Gerenciar essa diversidade – em vários dies, domínios de voltagem e restrições de floorplan – exige soluções de NoC que vão muito além dos métodos manuais.

Tecnologias de solução de NoC, como FlexGen, ajudam a resolver gargalos-chave: minimizar o comprimento do fio, maximizar a banda, alinhar com restrições físicas e fazer tudo com velocidade e repetibilidade.

O futuro da NoC também deve ser automatizado e habilitado por AI, com ferramentas que possam se adaptar a floorplans em evolução, arquiteturas baseadas em chipset e alterações de última hora sem exigir uma reexecução completa. É assim que podemos acompanhar os ciclos de design massivos e as demandas heterogêneas dos SoCs modernos e garantir uma conectividade eficiente e escalável no coração dos semicondutores de próxima geração.

O mercado de chipsets de AI está projetado para crescer significativamente. Como a Arteris se posiciona para atender às demandas crescentes de cargas de trabalho de AI, e quais vantagens únicas o FlexGen oferece nesse espaço?

A Arteris não apenas está posicionada de forma única para atender ao mercado de chiplets de AI, mas também já está fazendo isso há anos, entregando soluções de IP de NoC automatizadas e escaláveis, projetadas para atender às demandas de cargas de trabalho de AI, incluindo AI Geradora e Modelos de Linguagem Grande (LLM) – suportando alta banda, baixa latência e eficiência de energia em arquiteturas cada vez mais complexas. O FlexGen, como a última adição à linha de IP de NoC da Arteris, desempenhará um papel ainda mais significativo na criação rápida de topologias ótimas para diferentes SoCs em grande escala e heterogêneos.

O FlexGen oferece design incremental, modo de conclusão parcial e pathfinding avançado para otimizar dinamicamente as configurações de NoC sem redesenho completo – crítico para chips de AI que evoluem ao longo do desenvolvimento.

Nossos clientes já estão construindo tecnologia da Arteris em sistemas baseados em multi-die e chiplets, roteando tráfego de forma eficiente enquanto respeitam as restrições de floorplan e domínio de relógio de cada chiplet. A conectividade de multi-die não coerente é suportada sobre interfaces padrão da indústria fornecidas por controladores de terceiros.

À medida que a complexidade do chip de AI cresce, também cresce a necessidade de automação, adaptabilidade e velocidade. O FlexGen entrega os três, ajudando as equipes a construir interconexões mais inteligentes – mais rápido – para que possam se concentrar no que importa: avançar o desempenho de AI em escala.

Com o surgimento de RISC-V e silício personalizado para AI, como a abordagem da Arteris para o design de NoC difere das arquiteturas de interconexão tradicionais?

As arquiteturas de interconexão tradicionais foram primariamente construídas para designs de função fixa, mas o silício personalizado de AI de hoje e o RISC-V exigem uma abordagem mais configurável, escalável e automatizada do que uma solução única e modificada. É aí que a Arteris se destaca. Nosso IP de NoC, especialmente com o FlexGen, é projetado para se adaptar à diversidade e modularidade dos SoCs modernos, incluindo núcleos personalizados, aceleradores e chiplets, como mencionado anteriormente.

O FlexGen permite que os designers gerem e otimizem topologias que refletem as características únicas das cargas de trabalho, seja para caminhos de baixa latência para inferência de AI ou rotas de alta banda para memória compartilhada em clusters RISC-V. Ao contrário das interconexões estáticas, os algoritmos do FlexGen personalizam cada NoC para a arquitetura do chip, incluindo domínios de relógio, ilhas de voltagem e restrições de floorplan.

Como resultado, a Arteris permite que as equipes que constroem silício personalizado sejam mais rápidas, reduzam o risco e obtenham o máximo de seus designs altamente diferenciados – algo que as interconexões tradicionais não foram projetadas para lidar.

O FlexGen afirma uma melhoria de 10x na velocidade de iteração de design. Pode nos guiar sobre como essa automação reduz a complexidade e acelera o tempo de lançamento para os designers de SoC?

O FlexGen entrega uma melhoria de 10x na velocidade de iteração de design, automatizando algumas das tarefas mais complexas e demoradas no design de NoC. Em vez de configurar manualmente as topologias, resolver domínios de relógio ou otimizar rotas, os designers usam o mecanismo de AI do FlexGen para lidar com essas tarefas em horas (ou menos) – tarefas que tradicionalmente levavam semanas.

Como mencionado anteriormente, o modo de conclusão parcial pode automaticamente concluir até designs parcialmente concluídos, preservando a intenção manual enquanto acelera o fechamento de tempo.

O resultado é um fluxo de design mais rápido, mais preciso e mais fácil de iterar, permitindo que as equipes de SoC explorem mais opções arquiteturais, respondam a alterações de última hora e cheguem ao mercado mais rápido – com resultados de mais alta qualidade e menos risco de retrabalho caro.

Uma das características de destaque do FlexGen é a redução do comprimento do fio, o que melhora a eficiência de energia. Como isso impacta o desempenho geral do chip, particularmente em aplicações sensíveis à energia, como AI de borda e computação móvel?

O comprimento do fio afeta diretamente o consumo de energia, a latência e a eficiência geral do chip – tanto em aplicações de AI/ HPC na nuvem que usam os nodos mais avançados quanto em aplicações de inferência de AI de borda onde cada miliwatt importa. A capacidade do FlexGen de minimizar automaticamente o comprimento do fio – frequentemente até 30% – significa caminhos de dados mais curtos, capacitância reduzida e menos energia dinâmica.

Em termos reais, isso se traduz em menor geração de calor, vida útil da bateria mais longa e melhor desempenho por watt, todos críticos para cargas de trabalho de AI na borda ou em ambientes móveis e na nuvem, afetando diretamente o custo total de propriedade (TCO). Ao otimizar a topologia de NoC com colocação e roteamento guiados por AI, o FlexGen garante que os alvos de desempenho sejam atingidos sem sacrificar a eficiência de energia – tornando-o uma escolha ideal para os designs de energia sensíveis de hoje e de amanhã.

A Arteris se associou a empresas de semicondutor líderes em centros de dados de AI, automotivo, consumidor, comunicações e eletrônica industrial. Pode compartilhar insights sobre como o FlexGen está sendo adotado em todas essas indústrias?

O IP de NoC da Arteris vê uma forte adoção em todos os mercados, particularmente para SoCs e chiplets de ponta. Isso ocorre porque ele aborda os principais desafios de cada setor: desempenho, eficiência de energia e complexidade de design, preservando a funcionalidade central e as restrições de área.

No automotivo, por exemplo, empresas como Dream Chip usam o FlexGen para acelerar a interseção de AI e segurança para direção autônoma, aproveitando a Arteris para o design de SoC de ADAS, atendendo a restrições rigorosas de energia e segurança. A otimização inteligente de NoC e geração do FlexGen em centros de dados ajudam a gerenciar demandas massivas de banda e escalabilidade, especialmente para treinamento de AI e aceleração de cargas de trabalho.

O FlexGen fornece um caminho rápido e reutilizável para arquiteturas de NoC otimizadas para eletrônica industrial, onde os ciclos de design são apertados e a longevidade do produto é fundamental. Os clientes valorizam seu fluxo de design incremental, otimização baseada em AI e capacidade de se adaptar rapidamente a requisitos em evolução, tornando o FlexGen um pilar para o desenvolvimento de SoC de próxima geração.

A cadeia de suprimentos de semicondutor enfrentou significativas interrupções nos últimos anos. Como a Arteris está adaptando sua estratégia para garantir que as soluções de NoC permaneçam acessíveis e escaláveis, apesar desses desafios?

A Arteris responde às interrupções da cadeia de suprimentos, reforçando o que torna nossas soluções de NoC resilientes e escaláveis: automação, flexibilidade e compatibilidade com o ecossistema.

O FlexGen ajuda os clientes a projetar mais rápido e a permanecer mais ágeis para se adaptar à disponibilidade de silício em mudança, mudanças de nó ou estratégias de embalagem. Sejam eles fazendo designs derivados ou criando novas interconexões do zero.

Também apoiamos os clientes com diferentes nós de processo, fornecedores de IP e ambientes de design, garantindo que os clientes possam implantar soluções da Arteris, independentemente da fundição, ferramentas de EDA ou arquitetura de SoC.

Ao reduzir a dependência de qualquer parte da cadeia de suprimentos e permitir um design mais rápido e iterativo, estamos ajudando os clientes a reduzir o risco de seus designs e a manter os prazos – mesmo em tempos incertos.

Olhando para o futuro, quais são as principais mudanças que você antecipa no desenvolvimento de SoC, e como a Arteris está se preparando para elas?

Uma das mudanças mais significativas no desenvolvimento de SoC é a mudança em direção a arquiteturas heterogêneas, designs baseados em chiplets e cargas de trabalho centradas em AI. Essas tendências exigem interconexões muito mais flexíveis, escaláveis e inteligentes – algo que os métodos tradicionais não podem acompanhar.

A Arteris está se preparando, investindo em automação impulsionada por AI, como visto no FlexGen, e expandindo o suporte para sistemas multi-die, domínios de relógio e energia complexos, e alterações de floorplan de última hora. Estamos focados em permitir design incremental, iteração mais rápida e integração de IP sem esforço – para que nossos clientes possam acompanhar os ciclos de desenvolvimento encolhidos e a complexidade crescente.

Nosso objetivo é garantir que as equipes de SoC (e chiplet) permaneçam ágeis, seja para construir para AI de borda, AI na nuvem ou qualquer coisa entre elas, fornecendo sempre o melhor poder, desempenho e área (PPA) independentemente da complexidade do design, arquitetura XPU e nó de fundição utilizado.

Obrigado pela grande entrevista, leitores que desejam aprender mais devem visitar Arteris.