Andy Nightingale, VP of Product Marketing at Arteris – Wywiad

Andy Nightingale, VP of Product Marketing at Arteris, to doświadczony międzynarodowy lider biznesu z różnorodnym backgroundem w inżynierii i marketingu produktów. Jest członkiem brytyjskiego stowarzyszenia komputerowego i instytutu marketingu, i ma ponad 35 lat doświadczenia w branży high-tech.

W trakcie swojej kariery, Andy pełnił różne role, w tym stanowiska inżynierskie i produkcyjne w firmie Arm, gdzie spędził 23 lata. W swojej obecnej roli jako VP of product marketing at Arteris, Andy nadzoruje narzędzia do wdrożenia systemów na chipie Magillem oraz produkty FlexNoC i Ncore.

Arteris jest katalizatorem innowacji w dziedzinie systemów na chipie jako wiodący dostawca IP dla przyspieszenia rozwoju SoC. Technologia Arteris Network-on-Chip (NoC) i SoC integration umożliwia wyższą wydajność produktów przy niższych zużyciu energii i szybszym czasie wprowadzenia na rynek, dostarczając udowodnioną elastyczność i lepszą ekonomię dla firm systemowych i półprzewodnikowych, dzięki czemu innowacyjne marki mogą swobodnie wymyślać, co przyjdzie następnie.

Ze swoim ogromnym doświadczeniem w Arm i obecnie jako lider produktowy w Arteris, jak Twoja perspektywa na ewolucję IP półprzewodników i technologii łączności zmieniła się na przestrzeni lat? Jakie trendy najbardziej Cię ekscytują dzisiaj?

To było niezwykłe podróżowanie – od moich wczesnych dni pisania testowych ławek dla ASIC w Arm do pomocy w kształtowaniu strategii produktowej w Arteris, gdzie jesteśmy na czele innowacji w dziedzinie IP łączności. W 1999 roku złożoność systemów gwałtownie przyspieszyła, ale uwaga była skierowana głównie na wydajność procesora i podstawową integrację SoC. Metodologie weryfikacji ewoluowały, ale łączność była często postrzegana jako stała infrastruktura – konieczna, ale nie strategiczna.

Przeskoczmy do dzisiaj i IP łączności stało się kluczowym czynnikiem umożliwiającym skalowalność SoC, wydajność energetyczną i wydajność AI/ML. Wzrost chipletów, przyspieszników domenowych i architektur wielodzielowych spowodował ogromną presję na technologie łączności, aby stały się bardziej adaptacyjne, innowacyjne, fizycznie i programowo świadome.

Jednym z najbardziej ekscytujących trendów, który widzę, jest zbieżność AI i projektowania łączności. W Arteris eksplorujemy, jak możemy zoptymalizować topologie NoC, inteligentnie trasować ruch danych i nawet przewidywać korki, aby poprawić wydajność w czasie rzeczywistym. To nie tylko kwestia szybkości – to kwestia robienia systemów bardziej innowacyjnych i responsywnych.

Co mnie ekscytuje, to jak IP półprzewodników staje się bardziej dostępne dla innowatorów AI. Z konfiguracją IP SoC na wysokim poziomie i warstwami abstrakcji, startupy w motoryzacji, robotyce i AI na krawędzi mogą teraz wykorzystywać zaawansowane architektury łączności bez potrzeby głębokiej wiedzy w dziedzinie projektowania RTL. Ta demokratyzacja możliwości jest ogromna.

Inny kluczowy trend to rola wirtualnych prototypów i modelowania na poziomie systemowym. Pracując wcześniej nad narzędziami ESL, jestem zadowolony, że te metody są teraz wykorzystywane do wczesnej oceny obciążeń AI, predykcji wydajności i wymiany architektonicznej, zanim jeszcze zostanie utworzony krzem.

Ostatecznie, przyszłość AI zależy od tego, jak wydajnie poruszamy dane – a nie tylko jak szybko je przetwarzamy. Dlatego uważam, że ewolucja IP łączności jest centralna dla następnej generacji inteligentnych systemów.

Arteris’ FlexGen wykorzystuje automatyzację napędzaną przez AI i uczenie maszynowe do automatyzacji generacji topologii NoC. Jak widzisz rolę AI w projektowaniu chipów ewoluującą w ciągu najbliższych pięciu lat?

AI fundamentalnie przekształca projektowanie chipów, a w ciągu najbliższych pięciu lat jego rola będzie się tylko pogłębiać – od pomocy produktywnej do inteligentnego partnera projektowego. W Arteris już żyjemy tą przyszłością z FlexGen, gdzie AI, metody formalne i uczenie maszynowe są centralne dla automatyzacji optymalizacji topologii NoC i workflow integracji SoC.

Co wyróżnia FlexGen, to połączenie algorytmów ML – wszystkich połączonych w celu inicjowania układów od obrazów, generowania topologii, konfigurowania zegarów, redukowania przekroczeń domen zegarowych i optymalizacji topologii łączności oraz jej rozmieszczenia i trasowania przepustowości, upraszczając komunikację między blokami IP. Co więcej, wszystko to odbywa się w sposób deterministyczny, co oznacza, że wyniki mogą być powtarzane, a dostosowania mogą być wprowadzane stopniowo, umożliwiając przewidywalne, najlepsze wyniki w przypadku zastosowań od asysty AI dla doświadczonych projektantów SoC po tworzenie odpowiedniej topologii NoC dla początkujących.

W ciągu najbliższych pięciu lat rola AI w projektowaniu chipów zmieni się z asystowania projektantom ludzkim do współprojektowania i współoptymalizacji z nimi – ucząc się z każdej iteracji, nawigując w złożoności projektowej w czasie rzeczywistym i przyspieszając dostarczanie chipów gotowych do AI. Widzimy AI nie tylko jako sprawiającą, że chipy są szybsze, ale także jako sprawiającą, że szybsze chipy są bardziej inteligentne.

Przemysł półprzewodnikowy doświadcza gwałtownej innowacji z AI, HPC i architekturami wielodzielnymi. Jakie są największe wyzwania, które projektowanie NoC musi rozwiązać, aby nadążyć za tymi postępami?

Jako AI, HPC i architektury wielodzielne napędzają bezprecedensową złożoność, największym wyzwaniem dla projektowania NoC jest skalowalność bez poświęcania mocy, wydajności czy czasu wprowadzenia na rynek. Dzisiejsze chipy zawierają dziesiątki do setek bloków IP, każdy z różnymi wymaganiami dotyczącymi przepustowości, opóźnienia i mocy. Zarządzanie tą różnorodnością – w wielu die, domenach napięcia i domenach zegarowych – wymaga rozwiązań NoC, które idą znacznie poza metody ręczne.

Technologie rozwiązań NoC, takie jak FlexGen, pomagają rozwiązać kluczowe wąskie gardła: minimalizowanie długości przewodów, maksymalizowanie przepustowości, dostosowanie do ograniczeń fizycznych i robienie wszystkiego z szybkością i powtarzalnością.

Przyszłość NoC musi również być automatyczna i włączona przez AI, z narzędziami, które mogą dostosować się do ewoluujących układów, architektur chipsetowych i późnych zmian bez wymagania całkowitej przebudowy. To jest jedyny sposób, aby nadążyć za ogromnymi cyklami projektowymi nowoczesnych SoC i ich heterogenicznymi wymaganiami, oraz zapewnić wydajną, skalowalną łączność w sercu następnych pokoleń półprzewodników.

Rynek chipsetów AI ma szansę na znaczny wzrost. Jak Arteris pozycjonuje się, aby wesprzeć rosnące wymagania obciążeń AI, i jakie unikalne zalety oferuje FlexGen w tym obszarze?

Arteris nie tylko jest unikalnie pozycjonowany, aby wesprzeć rynek chipletów AI, ale już to robi od lat, dostarczając zautomatyzowane, skalowalne rozwiązania IP NoC zaprojektowane specjalnie dla wymagań obciążeń AI, w tym Generative AI i Large Language Models (LLM) – obsługując wysoką przepustowość, niskie opóźnienie i wydajność energetyczną w coraz bardziej złożonych architekturach. FlexGen, jako najnowszy dodatek do linii produktów IP NoC Arteris, odegra jeszcze bardziej znaczącą rolę w szybkim tworzeniu optymalnych topologii najlepiej dopasowanych do różnych dużych, heterogenicznych SoC.

FlexGen oferuje inkrementalny projekt, tryb częściowego ukończenia i zaawansowane wyszukiwanie ścieżek, aby dynamicznie zoptymalizować konfiguracje NoC bez całkowitej przebudowy – co jest kluczowe dla chipów AI, które ewoluują w trakcie rozwoju.

Nasi klienci już budują technologię Arteris w systemy wielodzielne i oparte na chipletach, efektywnie trasując ruch, przy jednoczesnym poszanowaniu ograniczeń układu i domen zegarowych na każdym chipie. Niezgodna łączność między die jest obsługiwana za pośrednictwem standardowych interfejsów dostarczanych przez kontrolery stron trzecich.

Ponieważ złożoność chipów AI rośnie, tak samo rośnie potrzeba automatyzacji, adaptacji i szybkości. FlexGen dostarcza wszystko to, pomagając zespołom budować bardziej inteligentne łączności – szybciej – aby mogli się skoncentrować na tym, co jest najważniejsze: poprawie wydajności AI w skali.

Z rosnącą popularnością RISC-V i wyjątkowego krzemem dla AI, jak podejście Arteris do projektowania NoC różni się od tradycyjnych architektur łączności?

Tradycyjne architektury łączności były głównie budowane dla projektów o stałych funkcjach, ale dzisiejszy RISC-V i wyjątkowy krzem AI wymagają bardziej konfigurowalnego, skalowalnego i zautomatyzowanego podejścia niż modyfikowana uniwersalna rozwiązanie. To, gdzie Arteris wyróżnia się. Nasze IP NoC, szczególnie z FlexGen, jest zaprojektowane, aby dostosować się do różnorodności i modułowości nowoczesnych SoC, w tym niestandardowych rdzeni, przyspieszników i chipletów, jak wspomniano powyżej.

FlexGen umożliwia projektantom generowanie i optymalizację topologii, które odzwierciedlają unikalne cechy obciążeń, czy to niskie opóźnienie dla inferencji AI, czy wysoką przepustowość dla udostępniania pamięci w klastrach RISC-V. W przeciwieństwie do statycznych łączności, algorytmy FlexGen dostosowują każdą topologie NoC do architektury chipu, w domenach zegarowych, wyspach napięcia i ograniczeniach układu.

W rezultacie, Arteris umożliwia zespołom budującym wyjątkowy krzem poruszać się szybciej, redukować ryzyko i wykorzystywać pełnię potencjału swoich wysoce zróżnicowanych projektów – czego tradycyjne łączności nie były w stanie obsłużyć.

FlexGen twierdzi, że oferuje 10-krotną poprawę szybkości iteracji projektowych. Możesz nas zaprowadzić przez to, jak ta automatyzacja redukuje złożoność i przyspiesza czas wprowadzenia na rynek dla projektantów SoC?

FlexGen dostarcza 10-krotną poprawę szybkości iteracji projektowych, automatyzując niektóre z najbardziej złożonych i czasochłonnych zadań w projektowaniu NoC. Zamiast ręcznego konfigurowania topologii, rozwiązywania domen zegarowych lub optymalizacji tras, projektanci używają silnika FlexGen, aby obsłużyć te zadania w godzinach (lub mniej) – zadania, które tradycyjnie zajmowały tygodnie.

Jak wspomniano powyżej, tryb częściowego ukończenia może automatycznie ukończyć nawet częściowo ukończone projekty, zachowując intencję ręczną, przy jednoczesnym przyspieszaniu zamknięcia czasowego.

Wynikiem jest szybszy, bardziej precyzyjny i łatwiejszy przepływ projektowy, umożliwiający zespołom SoC eksplorowanie większej liczby opcji architektonicznych, reagowanie na późne zmiany i wcześniejsze wprowadzanie na rynek – z lepszymi wynikami i mniejszym ryzykiem kosztownej przebudowy.

Jedną z wyróżniających się cech FlexGen jest redukcja długości przewodów, co poprawia wydajność energetyczną. Jak to wpływa na ogólną wydajność chipu, szczególnie w aplikacjach wrażliwych na energię, takich jak edge AI i mobilne obliczenia?

Długość przewodu ma bezpośredni wpływ na zużycie energii, opóźnienie i ogólną wydajność chipu – zarówno w aplikacjach chmury AI/HPC, które wykorzystują bardziej zaawansowane węzły, jak i w aplikacjach edge AI, gdzie każdy miliwat ma znaczenie. Możliwość FlexGen do automatycznego minimalizowania długości przewodów – często do 30% – oznacza krótsze ścieżki danych, zmniejszoną pojemność i mniejsze dynamiczne zużycie energii.

W rzeczywistych warunkach oznacza to niższe wytwarzanie ciepła, dłuższy czas pracy na baterii i lepszą wydajność na wat, wszystkie te czynniki są kluczowe dla obciążeń AI na krawędzi lub w środowiskach mobilnych, a także w chmurze, wpływając bezpośrednio na całkowity koszt posiadania (TCO). Poprzez optymalizację topologii NoC z AI-kierowanym rozmieszczeniem i trasowaniem, FlexGen zapewnia, że cele wydajności są osiągane bez poświęcania wydajności energetycznej – co czyni go idealnym rozwiązaniem dla dzisiejszych i jutrzejszych projektów wrażliwych na energię.

Arteris współpracował z wiodącymi firmami półprzewodnikowymi w centrach danych AI, motoryzacji, konsumenckich, komunikacyjnych i elektronicznych. Czy możesz podzielić się spostrzeżeniami na temat tego, jak FlexGen jest przyjmowany w tych branżach?

IP NoC Arteris doświadcza silnej akceptacji we wszystkich rynkach, szczególnie dla wysokiej klasy chipletów i SoC. To dlatego, że rozwiązanie to odpowiada na najważniejsze wyzwania każdego sektora: wydajność, wydajność energetyczna i złożoność projektowa, przy jednoczesnym zachowaniu podstawowej funkcjonalności i ograniczeń powierzchni.

W motoryzacji, na przykład, firmy takie jak Dream Chip wykorzystują FlexGen do przyspieszenia intersekcji AI i bezpieczeństwa dla samochodów autonomicznych, wykorzystując Arteris do swojego projektu SoC ADAS, przy jednoczesnym spełnieniu surowych ograniczeń mocy i bezpieczeństwa. FlexGen pomaga w zarządzaniu ogromnymi wymaganiami przepustowości i skalowalności w centrach danych, szczególnie dla szkoleń AI i przyspieszonych obciążeń.

FlexGen dostarcza szybką, powtarzalną ścieżkę do optymalnych architektur NoC dla elektroniki przemysłowej, gdzie cykle projektowe są ścisłe, a długowieczność produktu jest kluczowa. Klienci cenią jego inkrementalny przepływ projektowy, AI-oparty optymalizację i zdolność do szybkiej adaptacji do ewoluujących wymagań, co czyni FlexGen kamieniem milowym dla rozwoju SoC następnej generacji.

Łańcuch dostaw półprzewodników doświadczył znacznych zakłóceń w ostatnich latach. Jak Arteris dostosowuje swoją strategię, aby zapewnić, że rozwiązania NoC pozostają dostępne i skalowalne pomimo tych wyzwań?

Arteris odpowiada na zakłócenia łańcucha dostaw, podwajając wysiłki w tym, co sprawia, że nasze rozwiązania NoC są odporne i skalowalne: automatyzacja, elastyczność i kompatybilność ekosystemu.

FlexGen pomaga klientom projektować szybciej i pozostawać bardziej elastycznymi, aby dostosować się do zmieniającej się dostępności krzemu, przesunięć węzłów lub strategii pakowania. Niezależnie od tego, czy robią projekty pochodne, czy tworzą nowe łączności od podstaw.

Ponadto wspieramy klientów z różnymi węzłami procesowymi, dostawcami IP i środowiskami projektowymi, zapewniając, że klienci mogą wdrożyć rozwiązania Arteris niezależnie od ich foundry, narzędzi EDA lub architektury SoC.

Poprzez redukowanie zależności od jakiejkolwiek części łańcucha dostaw i umożliwienie szybszego, iteracyjnego projektowania, pomagamy klientom minimalizować ryzyko swoich projektów i pozostawać na harmonogramie – nawet w niepewnych czasach.

Spójrzając w przyszłość, jakie są największe zmiany, których oczekujesz w rozwoju SoC, i jak Arteris przygotowuje się do nich?

Jedną z największych zmian w rozwoju SoC jest trend w kierunku heterogenicznych architektur, projektów opartych na chipletach i obciążeń AI. Te trendy wymagają znacznie bardziej elastycznych, skalowalnych i inteligentnych łączności – czego tradycyjne metody nie są w stanie dostarczyć.

Arteris przygotowuje się do tego, inwestując w automatyzację napędzaną przez AI, jak widoczne w FlexGen, oraz rozszerzając wsparcie dla systemów wielodzielnych, złożonych domen zegarowych i późnych zmian układu. Jesteśmy również skupieni na umożliwieniu inkrementalnego projektowania, szybszej iteracji i bezproblemowej integracji IP – aby nasi klienci mogli nadążyć za kurczącymi się cyklami rozwoju i rosnącą złożonością.

Naszym celem jest zapewnienie, że zespoły SoC (i chiplet) pozostają elastyczne, niezależnie od tego, czy budują dla edge AI, chmury AI, czy czegoś pomiędzy – przy jednoczesnym zapewnieniu najlepszej mocy, wydajności i powierzchni (PPA) niezależnie od złożoności projektu, architektury XPU i węzła foundry.

Dziękuję za wspaniały wywiad, czytelnicy, którzy chcą dowiedzieć się więcej, powinni odwiedzić Arteris.