アンディ・ナイチンゲール、アーテリスのプロダクトマーケティングVP – インタビュー・シリーズ

アーティス（Arteris）のプロダクトマーケティングVPであるアンディ・ナイチンゲールは、エンジニアリングとプロダクトマーケティングの分野で多様な経験を持つグローバルビジネスリーダーです。彼は、英国コンピューターサイエンス協会と英国マーケティング協会のチャーター会員であり、ハイテクノロジー業界で35年以上の経験を持っています。

彼のキャリアを通じて、アンディは、エンジニアリングとプロダクトマネジメントの役割を含む、さまざまな役割を担ってきました。アーム（Arm）では23年間勤務し、現在はアーテリスのプロダクトマーケティングVPとして、マギレム（Magillem）システムオンチップ展開ツールとフレックスノック（FlexNoC）およびンコア（Ncore）ネットワークオンチップ製品を担当しています。

アーテリスは、システムオンチップ（SoC）イノベーションのカタリストとして、半導体システムIPの主要提供者であり、SoC開発の加速化を実現しています。アーテリスのネットワークオンチップ（NoC）インターコネクトIPとSoC統合技術により、製品のパフォーマンスが向上し、消費電力が削減され、市場投入までの時間が短縮され、システムおよび半導体企業にとって、柔軟性と経済性が向上します。

アームでの豊富な経験とアーテリスでのプロダクトマネジメントのリーダーシップを経て、半導体IPとインターコネクト技術の進化についてのあなたの視点はどのように変化しましたか？現在最も興奮するトレンドは何ですか？

アームでの初期の日々から、アーティスでのプロダクト戦略の立案まで、非凡な旅をしています。1999年には、システムの複雑さが急速に進化しましたが、主な焦点はまだプロセッサのパフォーマンスと基本的なSoC統合にありました。検証手法は進化しましたが、インターコネクトはしばしば固定されたインフラストラクチャーと見なされ、戦略的ではありませんでした。

今日まで来てみると、インターコネクトIPはSoCのスケーラビリティ、消費電力効率、AI/MLパフォーマンスの重要なエナブラーとなりました。チプレット、ドメイン固有のアクセラレータ、多ダイアーキテクチャの台頭により、インターコネクト技術に、より適応性、革新性、物理的およびソフトウェア的認識が求められるようになりました。

私が最も興奮するトレンドの1つは、AIとインターコネクト設計の収束です。アーテリスでは、機械学習がNoCトポロジーを最適化し、データトラフィックをインテリジェントにルーティングし、リアルタイムパフォーマンスを向上させるために、どのように待ち受けを予測できるかを探究しています。これは、単にスピードの問題ではなく、システムをより革新的で反応性にさせることです。

私が興奮するのは、半導体IPがAIイノベーターにとってよりアクセスしやすくなっていることです。高レベルのSoC構成IPと抽象化レイヤーにより、自動車、ロボティクス、エッジAIのスタートアップが、RTL設計の深い背景を持たなくても、先進的なインターコネクトアーキテクチャを活用できるようになりました。その能力の民主化は巨大です。

別の重要なシフトは、仮想プロトタイピングとシステムレベルのモデリングの役割です。私のキャリアの初期にESLツールに取り組んだので、現在ではAIワークロードの評価、パフォーマンス予測、設計のトレードオフを可能にする方法論が利用できるのは、喜ばしいことです。

最終的に、AIの未来は、データをどれだけ効率的に移動できるか、処理する速度だけではなく、決定されます。したがって、私はインターコネクトIPの進化が、次世代の知能システムの中心にあると信じています。

アーテリスのFlexGenは、AI駆動の自動化と機械学習を利用して、ネットワークオンチップ（NoC）トポロジーの生成を自動化します。チップ設計におけるAIの役割は、次の5年でどのように進化すると思いますか？

AIはチップ設計を根本的に変革し、次の5年でその役割はさらに深まります。アーテリスでは、すでにFlexGenでその未来を体験しています。ここでは、AI、形式手法、機械学習が、ネットワークオンチップ（NoC）トポロジーの最適化とSoC統合ワークフローを自動化するために中心的な役割を果たしています。

FlexGenが際立っているのは、画像からフロアプランを初期化し、トポロジーを生成し、クロックを構成し、クロックドメインクロスシングを削減し、接続トポロジーとその配置およびルーティング帯域幅を最適化するために、MLアルゴリズムの組み合わせを使用していることです。さらに、これは決定的に行われ、結果を複製し、インクリメンタルな調整を行うことができます。エキスパートSoCデザイナーから初心者まで、使用例の範囲で、予測可能なベストインクラスの結果を実現します。

次の5年で、チップ設計におけるAIの役割は、人間のデザイナーを助けるものから、共設計および共最適化に移行します。毎回のイテレーションから学び、リアルタイムで設計の複雑さをナビゲートし、最終的にAI対応チップの提供を加速します。私たちは、AIがチップを速くするだけでなく、速いチップを賢くすることを目指しています。

半導体業界は、AI、HPC、多ダイアーキテクチャの急速なイノベーションを経験しています。NoC設計がこれらの進歩に追いつくために解決しなければならない最大の課題は何ですか？

AI、HPC、多ダイアーキテクチャが複雑さをもたらすにつれて、NoC設計の最大の課題は、消費電力、パフォーマンス、市場投入までの時間を犠牲にすることなくスケーラビリティを実現することです。今日のチップには、異なる帯域幅、待ち時間、消費電力要件を持つ10から100を超えるIPブロックが特徴です。多ダイ、電圧ドメイン、クロックドメインを跨いだ多様性を管理するには、手動方法を超えたNoCソリューションが必要です。

NoCソリューション技術であるFlexGenは、重要なボトルネックに対処するのに役立ちます。ワイヤの長さを最小限に抑え、帯域幅を最大化し、物理的制約に合わせて、すべてを高速かつ繰り返し実行します。

将来のNoCは、進化するフロアプラン、チップセットベースのアーキテクチャ、遅延ステージの変更に適応できるように、自動化とAIを活用する必要があります。これは、現代のSoCの巨大な設計サイクルと多様な要求に追いつく唯一の方法であり、次世代の半導体の核となる効率的でスケーラブルな接続性を確保するためです。

AIチップセット市場は大きく成長することが予測されています。アーテリスは、AIワークロードの増加する需要を支援するために、どのように自社を位置付けているのでしょうか。FlexGenはこの分野でどのようなユニークな利点を提供していますか？

アーテリスは、AIチップレット市場を支援するために、自動化されたスケーラブルなネットワークオンチップ（NoC）IPソリューションを提供することで、ユニークな位置付けをしています。FlexGenは、アーテリスのNoC IPラインナップに新たに追加された製品であり、大規模でヘテロジニアスなSoCのための最適なトポロジーを迅速に生成する役割を果たします。

FlexGenは、インクリメンタルデザイン、部分的な完了モード、先進的なパスファインディングを提供し、NoC構成を動的に最適化します。完全な再設計を必要とせずに、AIチップは開発全体を通じて進化します。

アーテリスのテクノロジーはすでに、多ダイおよびチップレットベースのシステムに組み込まれており、各チップレットのフロアプランとクロックドメインの制約を尊重しながら、トラフィックを効率的にルーティングしています。非共通の多ダイ接続は、サードパーティコントローラーが提供する業界標準インターフェイスを介してサポートされます。

AIチップの複雑さが増すにつれて、自動化、適応性、スピードの必要性も高まります。FlexGenは、これら3つすべてを提供し、チームが賢いインターコネクトを構築することを支援し、AIパフォーマンスの向上に集中できるようにします。

RISC-VとAI用のカスタムシリコンの台頭に伴い、アーテリスのNoC設計アプローチは、従来のインターコネクトアーキテクチャとどのように異なりますか？

従来のインターコネクトアーキテクチャは、主に固定機能設計のために構築されていましたが、今日のRISC-VとAI用カスタムシリコンは、より構成可能でスケーラブルで自動化されたアプローチを必要とします。アーテリスのNoC IP、特にFlexGenは、現代のSoCの多様性とモジュラリティに適応するように設計されています。カスタムコア、アクセラレータ、チップレットなどが含まれます。

FlexGenにより、デザイナーは、AI推論の低待ち時間パスやRISC-Vクラスター間の共有メモリの高帯域幅ルートなど、ワークロードの特性を反映したトポロジーを生成および最適化できます。静的なインターコネクトとは異なり、FlexGenのアルゴリズムは、各NoCをチップのアーキテクチャ、クロックドメイン、電圧アイランド、フロアプランの制約に合わせてカスタマイズします。

その結果、アーテリスは、カスタムシリコンを構築するチームがより迅速に進み、リスクを軽減し、差別化された設計から最大の利益を得ることができるようになります。従来のインターコネクトはそうではありませんでした。

FlexGenは、設計イテレーションの速度が10倍になることを主張しています。SoCデザイナーにとって、自動化が複雑さをどのように削減し、市場投入までの時間を加速するのかについて、説明してください。

FlexGenは、NoC設計の最も複雑で時間のかかるタスクの自動化により、設計イテレーションの速度を10倍にします。手動でトポロジーを構成したり、クロックドメインを解決したり、ルートを最適化したりするのではなく、デザイナーはFlexGenの物理的に認識されたAI駆動エンジンを使用して、これらのタスクを数時間（またはそれ以下）で実行します。従来は数週間かかっていました。

上記のように、部分的な完了モードは、手動の意図を保存しながら、部分的に完了した設計を自動的に完了することができます。タイミングクロージャの加速も可能です。

結果として、より迅速で正確でイテレーションが容易な設計フローが実現し、SoCチームはより多くのアーキテクチャオプションを探索し、遅延した変更に応じ、市場投入までの時間を短縮し、リスクを軽減し、品質の高い結果を実現することができます。

FlexGenの特徴の1つは、ワイヤの長さの削減であり、消費電力効率が向上します。特にエッジAIやモバイルコンピューティングなどの電力感応型アプリケーションにおいて、チップの全体的なパフォーマンスにどのような影響がありますか？

ワイヤの長さは、消費電力、待ち時間、チップの全体的な効率に直接影響します。FlexGenのワイヤの長さを最小限に抑える能力はデータパスの短縮、キャパシタンスの削減、動的消費電力の削減を意味し、クラウドAI/HPCアプリケーションやエッジAI推論アプリケーションで重要です。

現実的な観点から、これは熱発生の低減、バッテリー寿命の延長、パフォーマンスあたりの消費電力の向上を意味します。すべてこれらは、エッジまたはモバイル環境でのAIワークロードに不可欠です。NoCトポロジーをAIガイドの配置とルーティングで最適化することで、FlexGenは、パフォーマンス目標を達成しながら消費電力効率を犠牲にしないことを保証します。これは、今日と明日のエネルギー感応型設計に最適です。

アーテリスは、AIデータセンター、自動車、消費者、通信、産業用電子機器を含む主要な半導体企業と提携しています。FlexGenの採用状況について、業界横断的に見てみましょう。

アーテリスのNoC IPは、特に高性能なチップレットやSoCで、すべての市場で強力に採用されています。各セクターのトップ課題に取り組んでいます。パフォーマンス、消費電力効率、設計の複雑さを解決しながら、コア機能と面積の制約を維持します。

自動車では、Dream Chipなどの企業が、FlexGenを使用して、ADAS SoC設計でAIと安全性の交差点を高速化し、厳格な消費電力と安全性の制約を満たしています。データセンターでは、FlexGenのスマートNoC最適化と生成が、AIトレーニングと加速ワークロードのための大量の帯域幅とスケーラビリティを管理するのに役立ちます。

FlexGenは、設計サイクルが短く、製品の寿命が重要な産業用電子機器でも、最適化されたNoCアーキテクチャへの迅速で繰り返し実行可能なパスを提供します。顧客は、インクリメンタルデザインフロー、AIベースの最適化、進化する要件への迅速な適応を重視しています。FlexGenは、次世代のSoC開発の基盤となります。

半導体サプライチェーンは、近年、重大な混乱に直面しています。アーテリスは、NoCソリューションがアクセス可能でスケーラブルなままであることを保証するために、戦略をどのように適応させていますか？

アーテリスは、NoCソリューションの堅牢性とスケーラビリティを維持するために、自動化、柔軟性、エコシステムの互換性に重点を置いて、サプライチェーンの混乱に応じています。

FlexGenは、シリコンの可用性の変更、ノードのシフト、パッケージ戦略に対応するための、迅速な設計とアジリティを顧客に提供します。導出設計や新しいインターコネクトの作成に関係なくです。

また、プロセスノード、IPベンダー、設計環境が異なる顧客をサポートし、Arterisのソリューションを、ファウンドリ、EDAツール、SoCアーキテクチャに関係なく、展開できることを保証します。

サプライチェーンの特定の部分への依存性を減らし、迅速なイテレーションデザインを可能にすることで、顧客は設計をデリスクし、スケジュールを維持することができます。そうすることで、不確実な時期にあっても、効率的でスケーラブルな接続性を維持することができます。

先を見て、SoC開発で最も大きな変化が予想されるのは何ですか。アーテリスはそれらの変化にどのように対処していますか？

SoC開発で最も重大な変化の1つは、ヘテロジニアスアーキテクチャ、チップレットベースの設計、AI中心のワークロードへの移行です。これらのトレンドは、従来の方法では対応できないほど、柔軟性、スケーラビリティ、インターコネクトの知能化を必要とします。

アーテリスは、AI駆動の自動化への投資、FlexGenでのマルチダイシステムのサポートの拡大、複雑なクロック/パワードメイン、遅延ステージのフロアプラン変更のサポートに重点を置いて、これらの変化に備えています。インクリメンタルデザイン、迅速なイテレーション、シームレスなIP統合を可能にすることで、顧客が開発サイクルを維持し、複雑さの増大に対応できるようにしています。

アーテリスの目標は、SoC（およびチップレット）チームが、エッジAI、クラウドAI、またはその間のどの分野でも、Agileに保たれることを保証することです。すべて、設計の複雑さ、XPUアーキテクチャ、ファウンドリノードに関係なく、最良の消費電力、パフォーマンス、面積（PPA）を提供します。

素晴らしいインタビュー、ありがとうございました。詳しく知りたい読者は、Arterisを訪問してください。