Expedera Memperagakan Pemasangan Subsistem AI Edge dengan Cadence

Expedera mengumumkan pada 9 November 2026 bahwa perusahaan tersebut telah memasangkan IP unit pemroses neural (NPU) Origin Evolution unit pemroses neural (NPU) dengan AI Co-Processor Tensilica NeuroEdge 130 dari Cadence dalam simulasi prasilikon. Simulasi ini memperlihatkan cara kedua blok IP semikonduktor tersebut membagi dan menjalankan beban kerja inferensi AI.

Expedera menyebut hasil tersebut sebagai integrasi prasilikon yang telah divalidasi, bukan tolok ukur pada silikon milik pelanggan. Subsistem gabungan ini dirancang untuk meningkatkan kinerja dan efisiensi daya sekaligus mengurangi latensi, biaya, dan kompleksitas, tetapi pengumuman tersebut tidak menyertakan pengukuran gabungan untuk sasaran-sasaran itu. Kedua perusahaan menargetkan desain inferensi untuk node edge, ponsel pintar, sistem otomotif, dan pusat data. Pendekatan ini juga dapat diperluas ke prosesor sinyal digital Tensilica lainnya.

Sharad Chole, kepala ilmuwan Expedera, mengatakan bahwa model-model telah dijalankan pada subsistem gabungan tersebut dan alur kerja AI agentik membantu perusahaan menghadirkan IP khusus dengan lebih cepat. Dengan demikian, pelanggan mendapat “jalur yang lebih cepat dan berisiko lebih rendah menuju produksi AI edge yang disesuaikan dengan kebutuhan kinerja dan daya mereka.”

Cara Co-Processor dan NPU Membagi Tugas

Amol Borkar, direktur grup untuk manajemen produk dan pemasaran di Tensilica Products Group milik Cadence, mengatakan bahwa co-processor membantu NPU Expedera dalam prapemrosesan, pascapemrosesan, dan pengalihan operator, sekaligus menjalankan jaringan AI. Pengaturan ini membagi tugas di dalam subsistem, alih-alih memberikan tugas yang sama kepada dua akselerator.

Cadence merancang co-processor ini agar dapat bekerja bersama NPU Neo miliknya, NPU yang dikembangkan pelanggan, atau IP NPU pihak ketiga. Karena itu, pemasangan dengan Expedera menjadi contoh nyata penggunaan IP pihak ketiga. Dokumentasi produk menjelaskan arsitektur berbasis Xtensa yang menggunakan teknik very long instruction word (VLIW) dan single instruction, multiple data (SIMD), dengan instruksi yang dioptimalkan untuk operasi seperti sigmoid, tanh, dan ReLU yang kurang cocok untuk NPU.

NeuroEdge 130 juga dapat memberikan instruksi dan perintah kepada NPU sebagai prosesor pengendali, sehingga menambah kemampuan pemrograman untuk beban kerja yang belum diperkirakan saat subsistem dirancang. Perangkat ini terhubung melalui AXI atau High Bandwidth Direct Interface dari Cadence. Kit pengembangan perangkat lunak NeuroWeave, yang dibangun di atas tumpukan Tensor Virtual Machine, digunakan untuk menyetel, mengoptimalkan, dan menerapkan model pada IP AI Cadence.

Origin Evolution memecah jaringan neural menjadi paket, atau fragmen yang berurutan, lalu mengarahkannya melalui blok pemrosesan Feed Forward, Attention, dan Vector. Blok-blok tersebut menangani beragam operasi, tipe data, dan presisi; NPU ini juga mendukung LLM, CNN, RNN, serta lapisan khusus atau kotak hitam. Desain berbasis paket ini dimaksudkan untuk mengurangi perpindahan data memori dalam jumlah besar sekaligus memungkinkan berbagai jenis pemrosesan jaringan berbagi satu arsitektur.

Peluncuran Sebelumnya Memperjelas Integrasi Baru

Origin Evolution memulai debutnya pada 20 Mei 2025 sebagai produk yang tersedia, siap diproduksi, dan telah terbukti pada silikon dalam desain produksi pelanggan. Angka peluncurannya hanya berlaku untuk NPU: Expedera melaporkan skalabilitas hingga 128 TFLOPS pada satu inti dan hingga petaflops atau lebih dengan beberapa inti, serta pengurangan perpindahan memori eksternal lebih dari 75% untuk Llama 3.2 1B dan Qwen2 1.5B dibandingkan solusi alternatif.

Cadence juga memperkenalkan NeuroEdge 130 pada 7 Mei 2025, dengan ketersediaan umum dan status siap untuk ISO 26262 pada aplikasi otomotif. Cadence melaporkan penghematan luas lebih dari 30% serta penurunan daya dinamis dan energi lebih dari 20% pada kinerja yang sebanding dengan Tensilica Vision DSP untuk jaringan dan operator AI. Angka-angka tersebut membandingkan co-processor dengan Vision DSP milik Cadence; angka itu tidak mengukur subsistem Expedera-Cadence yang baru.

Bagi perancang SoC edge, pengembangan ini menghadirkan jalur integrasi yang telah divalidasi antara dua keluarga IP yang sudah ada: akselerasi berbasis paket dari Expedera dan kemampuan Cadence untuk menangani operator pendukung serta beban kerja tak terduga secara terprogram. Pendekatan ini menjawab dilema praktis dalam inferensi edge—antara akselerasi khusus untuk komputasi jaringan yang intensif dan fleksibilitas pemrograman yang memadai untuk mengakomodasi model yang terus berubah—dalam subsistem yang dapat dikonfigurasi untuk berbagai sasaran kinerja dan daya.