Andy Nightingale, Wakil Presiden Pemasaran Produk di Arteris – Seri Wawancara

Andy Nightingale, Wakil Presiden Pemasaran Produk di Arteris adalah seorang pemimpin bisnis global yang berpengalaman dengan latar belakang yang beragam di bidang teknik dan pemasaran produk. Ia adalah Anggota Terdaftar dari British Computer Society dan Chartered Institute of Marketing, dan memiliki lebih dari 35 tahun pengalaman di industri teknologi tinggi.

Sepanjang karirnya, Andy telah memegang berbagai posisi, termasuk posisi teknik dan manajemen produk di Arm, di mana ia menghabiskan 23 tahun. Di posisinya saat ini sebagai Wakil Presiden Pemasaran Produk di Arteris, Andy mengawasi alat deploy sistem-on-chip Magillem dan produk jaringan-on-chip FlexNoC dan Ncore.

Arteris adalah katalis untuk inovasi sistem-on-chip (SoC) sebagai penyedia terkemuka IP sistem semikonduktor untuk percepatan pengembangan SoC. Teknologi IP jaringan-on-chip (NoC) Arteris dan integrasi SoC memungkinkan kinerja produk yang lebih tinggi dengan konsumsi daya yang lebih rendah dan waktu ke pasar yang lebih cepat, memberikan fleksibilitas yang terbukti dan ekonomi yang lebih baik untuk perusahaan sistem dan semikonduktor, sehingga merek inovatif dapat bebas untuk bermimpi tentang apa yang akan datang.

Dengan pengalaman luas Anda di Arm dan sekarang memimpin manajemen produk di Arteris, bagaimana perspektif Anda tentang evolusi IP semikonduktor dan teknologi interkoneksi berubah sepanjang tahun? Apa tren kunci yang paling Anda minati hari ini?

Ini telah menjadi perjalanan luar biasa – dari hari-hari awal saya menulis test bench untuk ASIC di Arm hingga membantu membentuk strategi produk di Arteris, di mana kami berada di garis depan inovasi IP interkoneksi. Kembali pada tahun 1999, kompleksitas sistem meningkat dengan cepat, tetapi fokus masih terutama pada kinerja prosesor dan integrasi SoC yang penting. Metodologi verifikasi berkembang, tetapi interkoneksi sering dianggap sebagai infrastruktur tetap – diperlukan tetapi tidak strategis.

Maju cepat ke hari ini dan IP interkoneksi telah menjadi enabler kritis untuk skala SoC, efisiensi daya, dan kinerja AI/ML. Munculnya chiplet, akselerator domain-spesifik, dan arsitektur multi-die telah menempatkan tekanan besar pada teknologi interkoneksi untuk menjadi lebih adaptif, inovatif, fisik, dan sadar perangkat lunak.

Salah satu tren paling menarik yang saya lihat adalah konvergensi AI dan desain interkoneksi. Di Arteris, kami menjelajahi bagaimana pembelajaran mesin dapat mengoptimalkan topologi NoC, mengarahkan lalu lintas data secara cerdas, dan bahkan memprediksi kemacetan untuk meningkatkan kinerja waktu nyata. Ini tidak hanya tentang kecepatan – ini tentang membuat sistem lebih inovatif dan responsif.

Apa yang membangkitkan minat saya adalah bagaimana IP semikonduktor menjadi lebih mudah diakses oleh inovator AI. Dengan konfigurasi IP SoC tingkat tinggi dan lapisan abstraksi, startup di bidang otomotif, robotika, dan edge AI sekarang dapat memanfaatkan arsitektur interkoneksi lanjutan tanpa memerlukan latar belakang yang mendalam dalam desain RTL. Demokratisasi kemampuan ini sangat besar.

Perubahan lain yang signifikan adalah peran prototipe virtual dan pemodelan sistem tingkat. Setelah bekerja pada alat ESL (Electronic System Level) di awal karir saya, sangat memuaskan untuk melihat metodologi tersebut sekarang memungkinkan evaluasi beban kerja AI awal, prediksi kinerja, dan pertukaran arsitektur jauh sebelum silikon diselesaikan.

Akhirnya, masa depan AI bergantung pada seberapa efisien kita memindahkan data – tidak hanya seberapa cepat kita memprosesnya. Itulah mengapa saya percaya bahwa evolusi IP interkoneksi adalah sentral untuk generasi berikutnya sistem cerdas.

Arteris’ FlexGen menggunakan otomatisasi yang digerakkan AI dan pembelajaran mesin untuk mengautomasi generasi topologi NoC. Bagaimana Anda melihat peran AI berkembang dalam desain chip selama lima tahun ke depan?

AI secara fundamental mengubah desain chip, dan dalam lima tahun ke depan, perannya akan semakin dalam – dari alat produktivitas menjadi mitra desain cerdas. Di Arteris, kami sudah hidup dalam masa depan itu dengan FlexGen, di mana AI, metode formal, dan pembelajaran mesin adalah sentral untuk mengautomasi optimasi topologi NoC dan aliran kerja integrasi SoC.

Apa yang membedakan FlexGen adalah campuran algoritma ML-nya – semua digabung untuk menginisialisasi floorplan dari gambar, menghasilkan topologi, mengkonfigurasi jam, mengurangi Clock Domain Crossings, dan mengoptimalkan topologi koneksi dan penempatan serta routing bandwidth, menyederhanakan komunikasi antara blok IP. Selain itu, semua ini dilakukan secara deterministik, yang berarti hasilnya dapat direplikasi dan penyesuaian inkremental dapat dibuat, memungkinkan hasil terbaik untuk berbagai kasus penggunaan, mulai dari bantuan AI untuk desainer SoC ahli hingga membuat NoC yang tepat untuk pemula.

Selama lima tahun ke depan, peran AI dalam desain chip akan bergeser dari membantu desainer manusia menjadi co-desain dan co-optimasi dengan mereka – belajar dari setiap iterasi, menavigasi kompleksitas desain secara real-time, dan pada akhirnya mempercepat pengiriman chip yang siap AI. Kami melihat AI tidak hanya membuat chip lebih cepat tetapi membuat chip yang lebih cepat menjadi lebih pintar.

Industri semikonduktor sedang menyaksikan inovasi cepat dengan AI, HPC, dan arsitektur multi-die. Apa tantangan terbesar yang perlu dipecahkan desain NoC untuk mengikuti kemajuan ini?

Seiring AI, HPC, dan arsitektur multi-die mendorong kompleksitas yang belum pernah terjadi sebelumnya, tantangan terbesar untuk desain NoC adalah skala tanpa mengorbankan daya, kinerja, atau waktu ke pasar. Chip modern menampilkan puluhan hingga ratusan blok IP, masing-masing dengan kebutuhan bandwidth, latensi, dan daya yang berbeda. Mengelola keanekaragaman ini – di seluruh die, domain tegangan, dan konstrain floorplan – memerlukan solusi NoC yang jauh melampaui metode manual.

Teknologi solusi NoC seperti FlexGen membantu menangani bottleneck kunci: meminimalkan panjang kawat, memaksimalkan bandwidth, menyelaraskan dengan konstrain fisik, dan melakukan semua ini dengan kecepatan dan repeatability.

Masa depan NoC juga harus menjadi automation-first dan AI-enabled, dengan alat yang dapat beradaptasi dengan floorplan yang berkembang, arsitektur berbasis chipset, dan perubahan akhir tanpa memerlukan pekerjaan ulang total. Ini adalah satu-satunya cara untuk mengikuti siklus desain SoC modern yang masif dan tuntutan heterogen dan memastikan koneksi yang efisien dan scalable di jantung semikonduktor berikutnya.

Pasar chipset AI diproyeksikan tumbuh secara signifikan. Bagaimana Arteris memposisikan diri untuk mendukung tuntutan yang meningkat dari beban kerja AI, dan apa kelebihan unik yang ditawarkan FlexGen dalam ruang ini?

Arteris tidak hanya unik diposisikan untuk mendukung pasar chiplet AI tetapi telah melakukannya selama bertahun-tahun dengan mengirimkan solusi IP NoC yang otomatis, scalable, dan dirancang khusus untuk tuntutan beban kerja AI termasuk AI Generatif dan Model Bahasa Besar (LLM) komputasi – mendukung bandwidth tinggi, latensi rendah, dan efisiensi daya di seluruh arsitektur yang semakin kompleks. FlexGen, sebagai tambahan terbaru pada lineup IP NoC Arteris, akan memainkan peran yang lebih signifikan dalam menciptakan topologi optimal yang sesuai untuk SoC besar dan heterogen.

FlexGen menawarkan desain inkremental, mode penyelesaian sebagian, dan pencarian jalur lanjutan untuk mengoptimalkan konfigurasi NoC secara dinamis tanpa perlu merancang ulang – kritis untuk chip AI yang berkembang sepanjang pengembangan.

Pelanggan kami sudah membangun teknologi Arteris ke dalam sistem berbasis multi-die dan chiplet, mengarahkan lalu lintas secara efisien sambil menghormati konstrain floorplan dan domain clock pada setiap chiplet. Koneksi non-koheren multi-die didukung melalui antarmuka industri standar yang disediakan oleh pengontrol pihak ketiga.

Seiring kompleksitas chip AI tumbuh, sehingga tumbuh pula kebutuhan akan otomatisasi, adaptabilitas, dan kecepatan. FlexGen menyampaikan ketiganya, membantu tim membangun interkoneksi yang lebih pintar – lebih cepat – sehingga mereka dapat fokus pada apa yang penting: meningkatkan kinerja AI pada skala.

Dengan munculnya RISC-V dan silikon kustom untuk AI, bagaimana pendekatan Arteris terhadap desain NoC berbeda dari arsitektur interkoneksi tradisional?

Arsitektur interkoneksi tradisional sebagian besar dibangun untuk desain fungsi tetap, tetapi silikon AI dan RISC-V kustom hari ini menuntut pendekatan yang lebih konfigurable, scalable, dan otomatis daripada solusi satu-ukuran-untuk-semua yang dimodifikasi. Itulah di mana Arteris berdiri terpisah. IP NoC kami, terutama dengan FlexGen, dirancang untuk beradaptasi dengan keanekaragaman dan modularitas SoC modern, termasuk inti kustom, akselerator, dan chiplet, seperti disebutkan di atas.

FlexGen memungkinkan desainer untuk menghasilkan dan mengoptimalkan topologi yang mencerminkan karakteristik beban kerja unik, apakah itu jalur latensi rendah untuk inferensi AI atau rute bandwidth tinggi untuk memori bersama di seluruh klaster RISC-V. Tidak seperti interkoneksi statis, algoritma FlexGen menyesuaikan setiap NoC dengan arsitektur chip di seluruh domain clock, pulau tegangan, dan konstrain floorplan.

Sebagai hasilnya, Arteris memungkinkan tim yang membangun silikon kustom untuk bergerak lebih cepat, mengurangi risiko, dan mendapatkan hasil maksimal dari desain yang sangat berbeda – sesuatu yang interkoneksi tradisional tidak dirancang untuk menangani.

FlexGen mengklaim perbaikan 10x dalam kecepatan iterasi desain. Bagaimana otomatisasi ini mengurangi kompleksitas dan mempercepat waktu ke pasar untuk desainer SoC?

FlexGen menyampaikan perbaikan 10x dalam kecepatan iterasi desain dengan mengotomatisasi beberapa tugas paling kompleks dan memakan waktu dalam desain NoC. Sebagai gantinya untuk mengkonfigurasi topologi secara manual, menyelesaikan domain clock, atau mengoptimalkan rute, desainer menggunakan mesin FlexGen yang sadar fisik dan digerakkan AI untuk menangani ini dalam hitungan jam (atau kurang) – tugas yang tradisional memakan waktu minggu.

Seperti disebutkan di atas, mode penyelesaian sebagian dapat menyelesaikan desain yang sebagian selesai secara otomatis, mempertahankan niat manual sambil mempercepat penutupan waktu.

Hasilnya adalah aliran desain yang lebih cepat, lebih akurat, dan lebih mudah diiterasi, memungkinkan tim SoC untuk menjelajahi lebih banyak pilihan arsitektur, merespons perubahan akhir, dan mencapai pasar lebih cepat – dengan hasil yang lebih berkualitas dan risiko perubahan mahal yang lebih rendah.

Salah satu fitur unggulan FlexGen adalah pengurangan panjang kawat, yang meningkatkan efisiensi daya. Bagaimana ini mempengaruhi kinerja chip secara keseluruhan, terutama dalam aplikasi yang sensitif daya seperti edge AI dan komputasi mobile?

Panjang kawat secara langsung mempengaruhi konsumsi daya, latensi, dan efisiensi chip secara keseluruhan – baik dalam aplikasi cloud AI/HPC yang menggunakan node yang lebih maju dan aplikasi inferensi edge AI di mana setiap milliwatt sangat penting. Kemampuan FlexGen untuk mengotomatisasi mengurangi panjang kawat – seringkali hingga 30% – berarti jalur data yang lebih pendek, kapasitansi yang berkurang, dan daya dinamis yang lebih rendah.

Dalam istilah dunia nyata, ini diterjemahkan menjadi generasi panas yang lebih rendah, umur baterai yang lebih lama, dan kinerja per-watt yang lebih baik, semuanya sangat kritis untuk beban kerja AI di edge atau lingkungan mobile dan cloud dengan langsung mempengaruhi biaya total kepemilikan (TCO). Dengan mengoptimalkan topologi NoC dengan penempatan dan routing yang dipandu AI, FlexGen memastikan bahwa target kinerja dipenuhi tanpa mengorbankan efisiensi daya – membuatnya cocok untuk desain yang sensitif energi hari ini dan masa depan.

Arteris telah bermitra dengan perusahaan semikonduktor terkemuka di pusat data AI, otomotif, konsumen, komunikasi, dan elektronik industri. Apa wawasan yang dapat Anda bagikan tentang bagaimana FlexGen diadopsi di seluruh industri ini?

IP NoC Arteris melihat adopsi yang kuat di semua pasar, terutama untuk chiplet dan SoC tingkat tinggi yang lebih maju. Ini karena IP tersebut menangani tantangan teratas setiap sektor: kinerja, efisiensi daya, dan kompleksitas desain sambil mempertahankan fungsi inti dan konstrain area.

Di bidang otomotif, misalnya, perusahaan seperti Dream Chip menggunakan FlexGen untuk mempercepat persimpangan AI dan keamanan untuk mengemudi otonom dengan menggunakan Arteris untuk desain SoC ADAS mereka sambil memenuhi konstrain daya dan keamanan yang ketat. Optimasi NoC yang cerdas dan generasi FlexGen membantu mengelola tuntutan bandwidth besar dan skala, terutama untuk pelatihan AI dan percepatan beban kerja.

FlexGen menyediakan jalur yang cepat dan dapat diulang untuk arsitektur NoC yang dioptimalkan untuk elektronik industri, di mana siklus desain ketat dan umur produk yang panjang sangat penting. Pelanggan menghargai aliran desain inkrementalnya, optimasi berbasis AI, dan kemampuan untuk beradaptasi cepat dengan persyaratan yang berkembang, membuat FlexGen menjadi fondasi untuk pengembangan SoC generasi berikutnya.

Rantai pasokan semikonduktor telah mengalami gangguan signifikan dalam beberapa tahun terakhir. Bagaimana Arteris menyesuaikan strateginya untuk memastikan solusi NoC tetap dapat diakses dan scalable meskipun tantangan ini?

Arteris merespons gangguan rantai pasokan dengan meningkatkan apa yang membuat solusi NoC kami tangguh dan scalable: otomatisasi, fleksibilitas, dan kompatibilitas ekosistem.

FlexGen membantu pelanggan merancang lebih cepat dan tetap lebih gesit untuk menyesuaikan dengan ketersediaan silikon yang berubah, pergeseran node, atau strategi kemasan. Apakah mereka melakukan desain turunan atau menciptakan interkoneksi baru dari awal.

Kami juga mendukung pelanggan dengan node proses yang berbeda, vendor IP, dan lingkungan desain, memastikan pelanggan dapat mengirimkan solusi Arteris terlepas dari foundry, alat EDA, atau arsitektur SoC mereka.

Dengan mengurangi ketergantungan pada bagian mana pun dari rantai pasokan dan memungkinkan desain yang lebih cepat dan iteratif, kami membantu pelanggan mengurangi risiko desain mereka dan tetap pada jadwal – bahkan dalam waktu yang tidak pasti.

Menghadap ke depan, apa pergeseran terbesar yang Anda antisipasi dalam pengembangan SoC, dan bagaimana Arteris mempersiapkan diri untuk pergeseran tersebut?

Salah satu pergeseran terbesar dalam pengembangan SoC adalah peralihan ke arsitektur heterogen, desain berbasis chiplet, dan beban kerja yang berfokus pada AI. Tren ini menuntut interkoneksi yang jauh lebih fleksibel, scalable, dan cerdas – sesuatu yang metode tradisional tidak dapat mengikuti.

Arteris mempersiapkan diri dengan berinvestasi pada otomatisasi yang digerakkan AI, seperti yang terlihat pada FlexGen, dan memperluas dukungan untuk sistem multi-die, domain clock/daya yang kompleks, dan perubahan floorplan akhir. Kami juga fokus pada memungkinkan desain inkremental, iterasi yang lebih cepat, dan integrasi IP yang mudah – sehingga pelanggan kami dapat mengikuti siklus pengembangan yang semakin singkat dan kompleksitas yang meningkat.

Tujuan kami adalah memastikan tim SoC (dan chiplet) tetap gesit, apakah mereka membangun untuk edge AI, cloud AI, atau apa pun di antaranya, semua sambil menyediakan daya, kinerja, dan area (PPA) terbaik tidak peduli seberapa kompleks desain, arsitektur XPU, dan node foundry yang digunakan. Terima kasih atas wawancara yang luar biasa, pembaca yang ingin mempelajari lebih lanjut harus mengunjungi Arteris.