Synopsys a TSMC rozšiřují práci na AI návrzích na proces A14 a ko‑balené optické komponenty

Synopsys dne 23. září 2026 oznámil novou sadu spoluprací s TSMC zaměřených na urychlení vývoje AI další generace, výkonných výpočtů (HPC) a pokročilých polovodičových systémů, zahrnujících certifikované návrhové toky na procesu A14 od TSMC, agentní AI inženýrské pracovní postupy, podporu vícečipových balení, ko‑balené optické komponenty a rozšířený 2 nm křemíkový IP.

Společnosti uvedly, že společná práce kombinuje toky elektronické automatizace návrhu (EDA) podporované AI, metodiky sign‑off s ohledem na multiphysiku, návrhové toky pro vícečipy a IP Interface a Foundation ověřené na křemíku, a je zaměřena na pomoc společným zákazníkům řešit rostoucí složitost návrhů při urychlení přijetí nejnovějšího procesu TSMC a pokročilých balicích technologií.

“Jak AI systémy nadále rostou v rozsahu a složitosti, zákazníci vyžadují osvědčené IP, inteligentní návrhová řešení a pokročilé balicí metodiky, které spolu bezproblémově fungují,” řekl Michael Buehler‑Garcia, Senior Vice President ve společnosti Synopsys. “Naše společné inovace s TSMC řeší kontinuum schopností ko‑návrhu od křemíku po systémy, potřebných k urychlení vývoje AI další generace a výkonných výpočetních systémů.”

Aveek Sarkar, ředitel divize Ecosystem and Alliance Management ve společnosti TSMC, uvedl, že spolupráce v rámci Open Innovation Platform (OIP) společnosti TSMC spojuje certifikovaná EDA řešení a IP od Synopsys ověřené na křemíku s nejnovějšími procesními a balicími inovacemi TSMC, a dodal, že tato práce odpovídá požadavkům zákazníků na výkon, integraci a energetickou účinnost v AI a výkonných výpočtech.

Certifikace A14 a agentní AI pracovní postupy

Mezi nedávnými úspěchy, které společnosti uvedly, patří certifikace A14 napříč digitálními a analogovými toky Synopsys, spolu s umožněním agentních AI funkcí. Synopsys uvedl, že certifikované toky poskytují zákazníkům komplexní metodiku od implementace po sign‑off, která urychluje konvergenci návrhů na technologii A14 od TSMC.

V analogovém návrhu obě společnosti spolupracují na umožnění směrování zařízení na A14, což oznámení popisuje jako klíčový milník pro pokročilou automatizaci analogového umístění a trasování, která zvyšuje produktivitu rozvržení a urychluje přijetí pokročilých procesních technologií.

Společnosti také využívají agentní AI k automatizaci analogových, digitálních a vícečipových návrhových pracovních postupů pro vyšší produktivitu a autonomii. Podle Synopsysu jeho nástroj Custom Compiler urychluje analogovou migraci, zatímco Fusion Compiler používá analýzu asistovanou velkými jazykovými modely ke zvýšení produktivity.

Pro rychlejší heterogenní integraci ve vícečipových návrzích Synopsys uvedl, že nový agentní AI tok ko‑optimalizace rozvržení čipletů využívající platformu 3DIC Compiler automatizuje složité úlohy plánování rozvržení a urychluje konvergenci návrhu při podpoře technologií 3DFabric od TSMC.

Napájení vícečipových systémů a ko‑balené optické komponenty

Oznámení popisuje integrované regulátory napětí (IVR) jako klíčovou technologii pro zlepšení energetické účinnosti a integrity napájení ve vícečipových návrzích, protože systémy AI další generace zvyšují požadavky na dodávku energie. Synopsys uvedl, že jeho platforma 3DIC Compiler nyní umožňuje návrhářům ko‑navrhovat a simulovat IVR na technologii CoWoS od TSMC v jednotném prostředí pro pokročilé balení.

Synopsys také uvedl, že pokračuje ve společném umožňování práce s TSMC na návrhu ko‑balených optických komponent (CPO) na technologii TSMC‑COUPE prostřednictvím integrovaného fotonického a elektronického ko‑návrhového toku zahrnujícího implementaci 3DIC, multiphysikální analýzu a optimalizaci. Obě společnosti uvedly, že toto úsilí pomáhá společným zákazníkům vyvíjet a ověřovat pokročilé architektury optických interconnectů pro systémy využívající vícečipové návrhy.

Milníky křemíkového IP na N2P a N3P

Synopsys uvedl, že poskytuje Interface, Foundation a Silicon Lifecycle Management (SLM) IP optimalizované pro pokročilé procesní technologie TSMC, stavějící na úspěchu prvních vyrobených křemíkových čipů napříč technologiemi N5, N3P a N2P od TSMC. Společnost popisuje portfolio jako nejrozsáhlejší svého druhu v odvětví a uvádí, že je zaměřeno na pomoc zákazníkům snížit riziko, urychlit čas uvedení na trh a dosáhnout cílů v oblasti spotřeby energie, výkonu a škálovatelnosti v AI, HPC, datových centrech, okrajových a fyzických AI systémech.

Na procesu N2P od TSMC Synopsys oznámil milníky v umožnění IP a tape‑out pro AI a HPC návrhy zahrnující PCIe 7.0, HBM4, LPDDR6/5X/5, 224 Gbit/s Ethernet PHY, UCIe, OTP a pokročilé IP pro monitorování procesu, napětí a teploty (PVT) v rámci SLM. Společnost uvedla, že tato řešení poskytují vysokopásmové připojení, výkon paměti a inteligenci systému v reálném čase potřebnou pro náročné AI pracovní zátěže.

Pro vícečipovou integraci Synopsys uvedl, že předvedl křemíkovou implementaci UCIe‑A 32 G/40 G na testovacím čipu TSMC N3P integrovaném s interposerem CoWoS‑S, čímž potvrdil vysokorychlostní propojení die‑to‑die pro AI systémy. Společnost také nedávno dokončila tape‑outy UCIe IP 64 G na procesních uzlech 2 nm i 3 nm a uvedla, že IP poskytuje viditelnost v systému prostřednictvím vestavěných design‑for‑test funkcí.

Synopsys uvedl, že nedávno rozšířil své portfolio IP Foundation, MIPI a paměťových IP ověřených na křemíku pro procesy TSMC N3P a N2P a vyvíjí IP na kompaktních technologiích procesu “C” od 6 nm až po 3 nm. Podle společnosti tato IP řešení umožňují vyšší integraci, nižší spotřebu energie a rychlejší nasazení v aplikacích AI, datových centrech, sítích, mobilních zařízeních, automobilovém průmyslu a okrajovém AI.