Průmyslová novinka: Ayar Labs představuje optický chiplet UCIe

Ayar Labs představilo první průmyslový Universal Chiplet Interconnect Express (UCIe) optický interconnect chiplet, který je navržen speciálně pro maximální výkon a efektivitu AI infrastruktury a zároveň snižuje latenci a spotřebu energie pro velké AI úkoly.

Tato průlomová technologie pomůže řešit rostoucí požadavky pokročilých výpočetních architektur, zejména když systémy AI pokračují ve škálování. Díky začlenění UCIe elektrického rozhraní je nový chiplet navržen tak, aby odstranil datové úzká místa a umožnil bezproblémovou integraci s čipy od různých výrobců, což vytváří více přístupný a nákladově efektivní ekosystém pro přijetí pokročilých optických technologií.

Chiplet, nazvaný TeraPHY™, dosahuje 8 Tbps šířky pásma a je poháněn 16-vlnovým světelným zdrojem SuperNova™ od Ayar Labs. Tato optická interconnect technologie má za cíl překonat omezení tradičních měděných interconnectů, zejména pro datové AI aplikace.

“Optické interconnecty jsou potřebné k řešení problémů s hustotou výkonu v škálovatelných AI tkanivách,” řekl Mark Wade, generální ředitel Ayar Labs.

Integrace se standardem UCIe je zvláště významná, protože umožňuje chipletům od různých výrobců pracovat společně bezproblémově. Tato interoperabilita je kritická pro budoucnost návrhu čipů, který se stále více zaměřuje na multi-vendor, modulární přístupy.

Standard UCIe: Vytvoření otevřeného ekosystému chipletů

Konsorcium UCIe, které vyvinulo standard, má za cíl vytvořit “otevřený ekosystém chipletů pro inovace na úrovni balení”. Specifikace Universal Chiplet Interconnect Express řeší průmyslové požadavky na více přizpůsobitelnou, integrovanou integraci na úrovni balení kombinací vysoce výkonné die-to-die interconnect technologie s multi-vendor interoperabilitou.

“Pokrok standardu UCIe představuje významný pokrok směrem k vytváření více integrované a efektivní AI infrastruktury díky ekosystému interoperabilních chipletů,” řekl Dr. Debendra Das Sharma, předseda konsorcia UCIe.

Standard zaveduje univerzální interconnect na úrovni balení, umožňující návrhářům čipů kombinovat komponenty od různých výrobců a vytvářet tak více specializované a efektivní systémy. Konsorcium UCIe nedávno oznámilo vydání specifikace UCIe 2.0, což naznačuje pokračující vývoj a zdokonalování standardu.

Průmyslová podpora a implikace

Oznámení získalo silnou podporu od významných hráčů v polovodičovém a AI průmyslu, kteří jsou všichni členy konsorcia UCIe.

Mark Papermaster z AMD zdůraznil důležitost otevřených standardů: “Robustní, otevřený a vendor-neutrální ekosystém chipletů poskytovaný UCIe je kritický pro řešení výzev škálování sítí, aby se dostalo na plný potenciál AI. Jsme rádi, že Ayar Labs je jednou z prvních implementací, které využívají platformu UCIe v plném rozsahu.”

Tento názor byl opakovaný Kevinem Soukupem ze GlobalFoundries, který uvedl, “Když se průmysl přechází na chipletový přístup k systémovému partitioningu, rozhraní UCIe pro komunikaci chiplet-to-chiplet se rychle stává de facto standardem. Jsme rádi, že vidíme Ayar Labs demonstrující standard UCIe přes optické rozhraní, což je zásadní technologie pro škálovatelné sítě.”

Technické výhody a budoucí aplikace

Kombinace UCIe a optických interconnectů představuje paradigmatický posun v architektuře výpočtů. Díky kombinaci silikonové fotoniky v chipletové formě se standardem UCIe umožňuje technologii, aby GPU a další akcelerátory “komunikovaly na široké škále vzdáleností, od milimetrů až po kilometry, a přitom fungovaly jako jeden velký GPU.”

Technologie také usnadňuje Co-Packaged Optics (CPO), s mezinárodní výrobní společností Jabil, která již představila model s využitím světelných zdrojů Ayar Labs, které jsou schopny “až petabitové bi-directionální šířky pásma.” Tento přístup slibuje větší hustotu výpočtů na rack, lepší efektivitu chlazení a podporu pro hot-swap schopnost.

“Co-packaged optické (CPO) chiplety jsou připraveny transformovat způsob, jakým řešíme datové úzká místa ve velkém měřítku AI výpočtech,” řekl Lucas Tsai ze Taiwan Semiconductor Manufacturing Company (TSMC). “Dostupnost UCIe optických chipletů bude podporovat silný ekosystém, který bude nakonec pohánět jak širší přijetí, tak pokračující inovace v celém průmyslu.”

Transformace budoucnosti výpočtů

Když AI úkoly pokračují ve růstu složitosti a škálovatelnosti, polovodičový průmysl se stále více zaměřuje na chipletové architektury jako na více flexibilní a spolupracující přístup k návrhu čipů. Představení prvního UCIe optického chipletu Ayar Labs řeší problémy se šířkou pásma a spotřebou energie, které se staly úzkými místy pro high-performance výpočty a AI úkoly.

Kombinace otevřeného standardu UCIe s pokročilou optickou interconnect technologií slibuje revolucí systémovou integraci a pohánět budoucnost škálovatelné, efektivní výpočetní infrastruktury, zejména pro náročné požadavky next-generačních AI systémů.

Silná průmyslová podpora pro tuto technologii naznačuje potenciál pro rychle se rozšiřující ekosystém UCIe kompatibilních technologií, které by mohly urychlit inovace v celém polovodičovém průmyslu, zatímco pokročilé optické interconnect řešení budou více dostupná a nákladově efektivní.