Andy Nightingale, VP of Product Marketing at Arteris – Interview Series

Andy Nightingale, VP of Product Marketing at Arteris je zkušený globální obchodní líder s rozmanitým zázemím v inženýrství a produktovém marketingu. Je charterní člen Britské počítačové společnosti a Charterního institutu marketingu a má přes 35 let zkušeností v high-tech průmyslu.

Během své kariéry zastával Andy řadu rolí, včetně inženýrských a produktových manažerských pozic v Arm, kde strávil 23 let. Ve své současné roli VP produktového marketingu v Arteris Andy dohlíží na nástroje pro nasazení systémů na čipu Magillem a produkty FlexNoC a Ncore síťového čipu.

Arteris je katalyzátorem inovace systémů na čipu jako vedoucí poskytovatel polovodičového systémového IP pro urychlení vývoje SoC. Síťová IP Arteris a technologie integrace SoC umožňují vyšší výkon produktu s nižší spotřebou energie a rychlejším časem na trhu, poskytují prokázanou flexibilitu a lepší ekonomiku pro systémové a polovodičové společnosti, takže inovativní značky jsou volné snít o tom, co přijde dál.

S vaším rozsáhlým zkušenostmi v Arm a nyní jako líder produktového managementu v Arteris, jak se vaše perspektiva na vývoj polovodičového IP a technologií interconnectů změnila v průběhu let? Jaké jsou klíčové trendy, které vás nejvíce zajímají dnes?

Byla to mimořádná cesta – od mých raných dnů psaní testovacích lavic pro ASIC v Arm až po pomoc při formování produktové strategie v Arteris, kde jsme na špici inovace interconnect IP. V roce 1999 se systémová komplexita rychle zrychlila, ale zaměření bylo stále primárně na výkon procesoru a základní integraci SoC. Metodologie verifikace se vyvíjely, ale interconnect byl často považován za pevnou infrastrukturu – nezbytnou, ale ne strategickou.

Přestěhuji se do dneška a IP interconnectu se stal kritickým umožňovačem škálovatelnosti SoC, energetické efektivity a výkonu AI/ML. Vzestup chipletů, doménově specifických urychlovačů a multi-die architektur umístil enormní tlak na technologie interconnectu, aby se staly více adaptivními, inovativními, fyzicky a software-aware.

Jedním z nejzajímavějších trendů, které vidím, je konvergence AI a designu interconnectu. V Arteris zkoumáme, jak může strojové učení optimalizovat topologie NoC, inteligentně směrovat datový provoz a dokonce předpovídat kongesci, aby se zlepšil reálný výkon. To není jen o rychlosti – je to o tom, aby systémy byly více inovativní a reaktivní.

Co mě fascinuje, je to, jak se polovodičové IP stávají více přístupnými pro inovátory AI. S vysokou úrovní konfigurace IP SoC a abstrakčními vrstvami mohou startupy v automobilovém, robotickém a edge AI využívat pokročilé architektury interconnectu bez potřeby hlubokého zázemí v RTL designu. Ta demokratizace schopností je enormní.

Další klíčový posun je role virtuální prototypace a systémové úrovně modelování. Díky tomu, že jsem pracoval na nástrojích ESL (Electronic System Level) na začátku své kariéry, je mi potěšující vidět, že tyto metodologie nyní umožňují časnou evaluaci AI workloadu, předpověď výkonu a architektonické kompromisy dlouho předtím, než je vyroben silicon.

Nakonec závisí budoucnost AI na tom, jak efektivně přesouváme data – ne jen na tom, jak rychle je zpracováváme. To je důvod, proč věřím, že vývoj IP interconnectu je centrální pro příští generaci inteligentních systémů.

Arteris’ FlexGen využívá AI poháněnou automatizaci a strojové učení k automatizaci generace topologie NoC. Jak vidíte roli AI v chip designu v průběhu příštích pěti let?

AI fundamentálně transformuje design čipu a v průběhu příštích pěti let bude jeho role ještě hlubší – od produktivity až po inteligentního designového partnera. V Arteris již žijeme touto budoucností s FlexGen, kde AI, formální metody a strojové učení jsou centrální pro automatizaci workflow optimalizace topologie NoC a integrace SoC.

Co odlišuje FlexGen je jeho kombinace algoritmů ML – všechny kombinované pro inicializaci floorplanů z obrázků, generování topologií, konfiguraci hodin, snížení Clock Domain Crossings a optimalizaci topologie a jejího umístění a směrování šířky pásma, streamlinování komunikace mezi bloky IP. Navíc je vše provedeno deterministicky, což znamená, že výsledky lze replikovat a provedeny inkrementální úpravy, umožňující předvídatelné výsledky nejlepší třídy pro použití případů, od AI asistence pro experta SoC designéra až po vytvoření správné NoC pro začínajícího.

V průběhu příštích pěti let bude role AI v chip designu přecházet od asistence lidským designérům k spoludesignu a spooptimalizaci s nimi – učení z každé iterace, navigace designové komplexity v reálném čase a nakonec urychlení dodávky AI připravených čipů. Vidíme AI ne jen jako činidlo, které činí čipy rychlejšími, ale také činí rychlejší čipy chytřejšími.

Polovodičový průmysl svědkem rychlé inovace s AI, HPC a multi-die architekturami. Jaké jsou největší výzvy, které design NoC musí řešit, aby zůstal v souladu s těmito pokroky?

Jak AI, HPC a multi-die architektury pohánějí bezprecedentní komplexitu, největší výzvou pro design NoC je škálovatelnost bez obětování výkonu, spotřeby energie nebo času na trh. Dnešní čipy obsahují desítky až stovky bloků IP, každý s odlišnými požadavky na šířku pásma, latenci a spotřebu energie. Řízení této rozmanitosti – napříč několika die, voltážními doménami a floorplány – vyžaduje řešení NoC, která jdou daleko za manuální metody.

Technologie NoC, jako je FlexGen, pomáhají řešit klíčové úzká místa: minimalizaci délky drátů, maximalizaci šířky pásma, zarovnání s fyzickými omezeními a provedení všeho s rychlostí a opakovatelností.

Budoucnost NoC musí být také automatizovaná a AI-poháněná, s nástroji, které mohou přizpůsobit se vyvíjejícím se floorplanům, architekturám založeným na čipletech a pozdním změnám bez nutnosti kompletní přestavby. To je jediný způsob, jak zůstat v souladu s moderními SoC的大mi designovými cykly a heterogenními požadavky a zajistit efektivní, škálovatelnou konektivitu v srdci příští generace polovodičů.

Trh AI čipsetů se očekává, že významně poroste. Jak se Arteris позиcionuje, aby podporoval rostoucí požadavky na AI workloady, a jaké jedinečné výhody nabízí FlexGen v tomto prostoru?

Arteris není pouze jedinečně positionován, aby podporoval trh AI čipletů, ale již to dělá roky dodáváním automatizovaných, škálovatelných řešení IP NoC, speciálně navržených pro požadavky AI workloadů, včetně generativní AI a velkých jazykových modelů (LLM) – podporujících vysokou šířku pásma, nízkou latenci a energetickou efektivitu napříč stále složitějšími architekturami. FlexGen, jako nejnovější přidání do řady IP NoC Arteris, bude hrát ještě významnější roli v rychlém vytváření optimálních topologií pro různé velké, heterogenní SoC.

FlexGen nabízí inkrementální design, částečnou dokončovací funkci a pokročilou pathfinding, aby dynamicky optimalizoval konfigurace NoC bez kompletní přestavby – kritické pro AI čipy, které se vyvíjejí během vývoje.

Naši zákazníci již staví technologii Arteris do multi-die a čiplet-založených systémů, efektivně směrují provoz, zatímco respektují floorplan a hodinová omezení na každém čipletu. Nepřipojená multi-die konektivita je podporována přes průmyslové standardní rozhraní poskytovaná třetími stranami.

Jak komplexita AI čipů roste, tak roste i potřeba automatizace, adaptability a rychlosti. FlexGen dodává všechny tři, pomáhaje týmům budovat chytřejší interconnecty – rychleji – aby se mohli soustředit na to, co je důležité: zlepšování výkonu AI v měřítku.

S růstem RISC-V a custom siliconu pro AI, jak se přístup Arteris k designu NoC liší od tradičních architektur interconnectů?

Tradiční architektury interconnectů byly primárně postaveny pro pevné funkce, ale dnešní RISC-V a custom AI silicon vyžadují více konfigurovatelný, škálovatelný a automatizovaný přístup než modifikovaná univerzální řešení. To je místo, kde Arteris vyniká. Naše IP NoC, zejména s FlexGen, je navržena pro adaptaci na rozmanitost a modularity moderních SoC, včetně custom jader, urychlovačů a čipletů, jak je zmíněno výše.

FlexGen umožňuje designérům generovat a optimalizovat topologie, které odrážejí jedinečné charakteristiky workloadů, ať už se jedná o nízkou latenci pro AI inferenci nebo vysoké šířky pásma pro sdílenou paměť napříč RISC-V klastry. Na rozdíl od statických interconnectů, FlexGenův algoritmus přizpůsobuje každou NoC architektuře čipu napříč hodinovými doménami, voltážními ostrovy a floorplány.

Výsledkem je, že Arteris umožňuje týmům budujícím custom silicon pohybovat se rychleji, snižovat riziko a získat maximum z jejich vysoce diferencovaných designů – něco, co tradiční interconnecty nebyly navrženy pro zpracování.

FlexGen tvrdí 10x zlepšení rychlosti designové iterace. Můžete vysvětlit, jak tato automatizace snižuje komplexitu a urychluje čas na trh pro designéry SoC?

FlexGen dodává 10x zlepšení rychlosti designové iterace automatizací některých z nejkomplexnějších a nejnáročnějších úkolů v designu NoC. Místo ručního konfigurování topologií, řešení hodinových domén nebo optimalizace tras, designéři používají FlexGenův fyzicky aware, AI-poháněný motor, aby zpracovali tyto úkoly za hodiny (nebo méně) – úkoly, které tradičně trvaly týdny.

Jak je zmíněno výše, částečná dokončovací funkce může automaticky dokončit i částečně dokončené designy, zachovávající ruční záměr, zatímco urychluje uzavření časování.

Výsledkem je rychlejší, přesnější a snazší designový tok, umožňující týmům SoC prozkoumat více architektonických možností, reagovat na pozdní změny a dostat se na trh rychleji – s vyššími kvalitativními výsledky a nižším rizikem drahých reworků.

Jedním z nejvýraznějších funkcí FlexGen je snížení délky drátů, které zlepšuje energetickou efektivitu. Jak to ovlivňuje celkový výkon čipu, zejména v energeticky citlivých aplikacích, jako je edge AI a mobilní výpočetní technika?

Délka drátů přímo ovlivňuje spotřebu energie, latenci a celkovou efektivitu čipu – jak v cloud AI / HPC aplikacích, které používají pokročilejší uzly, tak v edge AI inferenčních aplikacích, kde každá milivattka záleží. Schopnost FlexGen automaticky minimalizovat délku drátů – často až o 30% – znamená kratší datové cesty, sníženou kapacitu a nižší dynamickou spotřebu energie.

V reálném světě to znamená nižší generování tepla, delší životnost baterie a lepší výkon na watt, všechny z nich jsou kritické pro AI workloady na hranici nebo v mobilních prostředích a cloudu tím, že přímo ovlivňují celkové náklady na vlastnictví (TCO). Optimalizací topologie NoC s AI-řízeným umístěním a směrováním zajišťuje FlexGen, že jsou splněny cíle výkonu bez obětování energetické efektivnosti – což z něj činí ideální volbu pro dnešní a zítřejší energeticky citlivé designy.

Arteris spolupracuje s předními polovodičovými společnostmi v AI datových centrech, automobilovém, spotřebitelském, komunikačním a průmyslovém elektronickém průmyslu. Můžete sdílet přehled o tom, jak je FlexGen přijímán napříč těmito průmysly?

IP NoC Arteris vidí silnou adopci napříč všemi trhy, zejména pro high-end, pokročilejší čiplety a SoC. To je proto, že řeší nejvyšší výzvy každého sektoru: výkon, energetickou efektivitu a designovou komplexitu, zatímco zachovává základní funkčnost a omezení plochy.

V automobilovém průmyslu, například, společnosti jako Dream Chip používají FlexGen k urychlení průniku AI a bezpečnosti pro autonomní řízení, využívající technologii Arteris pro design jejich SoC ADAS, zatímco splňují přísná omezení spotřeby energie a bezpečnosti. Inteligentní optimalizace NoC a generace FlexGen v datových centrech pomáhají spravovat masivní požadavky na šířku pásma a škálovatelnost, zejména pro AI školení a urychlení workloadů.

FlexGen poskytuje rychlou, opakovanou cestu k optimalizovaným architekturám NoC pro průmyslovou elektroniku, kde jsou designové cykly krátké a produktová dlouhověkost je klíčová. Zákazníci oceňují jeho inkrementální designový tok, AI-založenou optimalizaci a schopnost rychle se přizpůsobit měnícím se požadavkům, což z něj činí základnu pro vývoj SoC příští generace.

Polovodičový dodavatelský řetězec čelil významným narušením v posledních letech. Jak Arteris přizpůsobuje svou strategii, aby zajistil, že řešení NoC zůstanou dostupná a škálovatelná navzdory těmto výzvám?

Arteris reaguje na narušení dodavatelského řetězce zdvojnásobením toho, co činí naše řešení NoC odolnými a škálovatelnými: automatizace, flexibilita a kompatibilita ekosystému.

FlexGen pomáhá zákazníkům navrhovat rychleji a zůstat více agilními, aby se mohli přizpůsobit měnícím se dostupnostem křemíku, posunům uzlů nebo strategiím balení. Bez ohledu na to, zda vytvářejí odvozené designy nebo vytvářejí nové interconnecty od začátku.

Také podporujeme zákazníky s různými procesními uzly, dodavateli IP a designovými prostředími, zajišťujeme, aby zákazníci mohli nasadit řešení Arteris bez ohledu na jejich foundry, nástroje EDA nebo architekturu SoC.

Snížením závislosti na kterékoli části dodavatelského řetězce a umožněním rychlejší a iterativní návrh, pomáháme zákazníkům deriskovat své designy a zůstat na rozvrhu – i v nejistých časech.

Pohledem dopředu, jaké jsou největší posuny, které očekáváte ve vývoji SoC, a jak se Arteris připravuje na ně?

Jedním z největších posunů ve vývoji SoC je přechod k heterogenním architekturám, čiplet-založeným designům a AI-centrickým workloadům. Tyto trendy vyžadují mnohem flexibilnější, škálovatelnější a inteligentnější interconnecty – něco, co tradiční metody nemohou zvládnout.

Arteris se připravuje investicemi do AI-poháněné automatizace, jak je vidět ve FlexGen, a rozšiřováním podpory pro multi-die systémy, komplexní hodinové a napájecí domény a pozdní změny floorplanu. Soustředíme se také na umožnění inkrementálního designu, rychlejší iterace a bezproblémové integrované IP – aby naši zákazníci mohli zůstat v souladu se zkracujícími se vývojovými cykly a rostoucí komplexitou.

Naším cílem je zajistit, aby týmy SoC (a čipletů) zůstaly agilní, ať už budují pro edge AI, cloud AI nebo cokoliv mezi tím, a to při poskytování nejlepších výkonů, spotřeby energie a plochy (PPA), bez ohledu na komplexitu designu, architekturu XPU a uzlu foundry.

Děkuji za skvělý rozhovor, čtenáři, kteří si chtějí dozvědět více, by měli navštívit Arteris.