Primul din industrie: UCIe Optical Chiplet, prezentat de Ayar Labs

Ayar Labs a prezentat primul chiplet de interconectare optică Universal Chiplet Interconnect Express (UCIe), proiectat special pentru a maximiza performanța și eficiența infrastructurii AI, reducând în același timp latența și consumul de energie pentru sarcinile de lucru AI la scară largă.

Acest progres va ajuta la abordarea cerințelor tot mai mari ale arhitecturilor de calcul avansate, în special pe măsură ce sistemele AI continuă să se extindă. Prin integrarea unei interfețe electrice UCIe, noul chiplet este proiectat pentru a elimina blocajele de date și pentru a permite o integrare fără probleme cu cipuri de la diferiți furnizori, promovând un ecosistem mai accesibil și mai eficient din punct de vedere al costurilor pentru adoptarea tehnologiilor optice avansate.

Chipletul, numit TeraPHY™, atinge o lățime de bandă de 8 Tbps și este alimentat de sursa de lumină SuperNova™ cu 16 lungimi de undă a Ayar Labs. Această tehnologie de interconectare optică are ca scop depășirea limitărilor interconectărilor tradiționale cu cupru, în special pentru aplicațiile de inteligență artificială care necesită cantități mari de date.

“Interconectările optice sunt necesare pentru a rezolva provocările legate de densitatea de putere în țesăturile de scară AI”, a declarat Mark Wade, directorul general al Ayar Labs.

Integrarea cu standardul UCIe este deosebit de semnificativă, deoarece permite chipletelor de la diferiți producători să funcționeze împreună fără probleme. Această interoperabilitate este crucială pentru viitorul proiectării de cipuri, care se îndreaptă tot mai mult către abordări modulare și multi-vendor.

Standardul UCIe: Crearea unui ecosistem deschis de chiplete

Consorțiul UCIe, care a dezvoltat standardul, are ca scop crearea “unui ecosistem deschis de chiplete pentru inovații la nivel de pachet”. Specificația Universal Chiplet Interconnect Express abordează cerințele industriei pentru o integrare mai personalizată la nivel de pachet, combinând tehnologia de interconectare die-to-die de înaltă performanță cu interoperabilitatea multi-vendor.

“Progresul standardului UCIe marchează un progres semnificativ către crearea unei infrastructuri AI mai integrate și mai eficiente, datorită unui ecosistem de chiplete interoperabile”, a declarat Dr. Debendra Das Sharma, președintele Consorțiului UCIe.

Standardul stabilește un interconector universal la nivel de pachet, permițând proiectanților de cipuri să combine componente de la diferiți furnizori pentru a crea sisteme mai specializate și mai eficiente. Consorțiul UCIe a anunțat recent lansarea specificării UCIe 2.0, ceea ce indică continuarea dezvoltării și rafinării standardului.

Suportul industriei și implicațiile

Anunțul a primit sprijin puternic din partea jucătorilor importanți din industria semiconductorilor și a inteligenței artificiale, toți membri ai Consorțiului UCIe.

Mark Papermaster de la AMD a subliniat importanța standardelor deschise: “Ecosistemul de chiplete robust, deschis și neutră din punct de vedere al furnizorului, oferit de UCIe, este critic pentru a face față provocării de a scala soluțiile de rețea pentru a livra pe deplin potențialul AI. Suntem încântați că Ayar Labs este una dintre primele implementări care utilizează platforma UCIe în întregime”.

Acest sentiment a fost împărtășit de Kevin Soukup de la GlobalFoundries (GFS ), care a notat: “Pe măsură ce industria trece la o abordare bazată pe chiplete pentru partitionarea sistemelor, interfața UCIe pentru comunicarea chiplet-la-chiplet devine rapid un standard de fapt. Suntem încântați să vedem Ayar Labs demonstrând standardul UCIe pe o interfață optică, o tehnologie cheie pentru rețelele de scară”.

Avantajele tehnice și aplicațiile viitoare

Convergența UCIe și a interconectărilor optice reprezintă o schimbare de paradigmă în arhitectura calculatoarelor. Prin combinarea fotonicii de siliciu într-un format de chiplet cu standardul UCIe, tehnologia permite GPU-urilor și altor acceleratoare să “comunice pe distanțe largi, de la milimetri la kilometri, funcționând eficient ca un singur GPU uriaș”.

Tehnologia facilitează, de asemenea, Optica ambalată (CPO), cu compania multinațională de fabricație Jabil prezentând deja un model care utilizează sursele de lumină ale Ayar Labs, capabile de “până la un petabit pe secundă de lățime de bandă bi-direcțională”. Această abordare promite o densitate de calcul mai mare pe raft, o eficiență de răcire îmbunătățită și suport pentru funcționalitatea de schimbare la cald.

“Chipletele optice ambalate (CPO) sunt pe cale să transforme modul în care abordăm blocajele de date în calculul AI la scară largă”, a declarat Lucas Tsai de la Taiwan Semiconductor Manufacturing (TSM ) Company (TSMC). “Disponibilitatea chipletelor optice UCIe va promova un ecosistem puternic, conducând în cele din urmă la o adoptare mai largă și la inovație continuă în industrie”.

Transformarea viitorului calculului

Pe măsură ce sarcinile de lucru AI continuă să crească în complexitate și scară, industria semiconductorilor se îndreaptă tot mai mult către arhitecturi bazate pe chiplete ca o abordare mai flexibilă și colaborativă pentru proiectarea cipurilor. Introducerea de către Ayar Labs a primului chiplet optic UCIe abordează provocările legate de lățimea de bandă și consumul de energie care au devenit blocaje pentru calculul de înaltă performanță și sarcinile de lucru AI.

Combinația standardului UCIe deschis cu tehnologia avansată de interconectare optică promite să revoluționeze integrarea la nivel de sistem și să conducă la viitorul infrastructurii de calcul eficiente și scalabile, în special pentru cerințele exigente ale sistemelor AI de generație următoare.

Suportul puternic al industriei pentru această dezvoltare indică potențialul pentru un ecosistem în expansiune rapidă de tehnologii compatibile UCIe, care ar putea accelera inovația în industria semiconductorilor, în timp ce face soluțiile de interconectare optică avansate mai accesibile și mai eficiente din punct de vedere al costurilor.