Oracle Cloud Infrastructure oferecerá os aceleradores TPU do Google

Oracle e Google anunciaram, em 27 de outubro de 2026, durante o Oracle AI World, em Las Vegas, que as Tensor Processing Units (TPUs) do Google estarão disponíveis por meio do Oracle Cloud Infrastructure (OCI). O anúncio da Oracle descreve o OCI como a primeira plataforma de nuvem hiperescalável fora do Google a oferecer TPUs do Google, com disponibilidade prevista para o ano civil de 2027.

O papel da infraestrutura da Oracle

O OCI fornecerá energia, refrigeração e conectividade de rede para centros de dados, permitindo implantar TPUs do Google em grande escala na infraestrutura da Oracle. Oracle e Google afirmaram que as TPUs podem dar suporte ao treinamento e ao pós-treinamento de modelos de grande porte, incluindo modelos densos e de mistura de especialistas (MoE), bem como à inferência em produção para aplicações de raciocínio, IA agêntica e contexto longo. Os clientes poderão escolher TPUs do Google no OCI otimizadas para suas cargas de trabalho, requisitos de desempenho e objetivos de custo.

«Diferentes cargas de trabalho de IA têm necessidades de computação diferentes», afirmou Mahesh Thiagarajan, presidente do Oracle Cloud Infrastructure. «Disponibilizar TPUs do Google no OCI dá aos clientes acesso a várias arquiteturas líderes de computação para IA em uma única nuvem.»

Amin Vahdat, vice-presidente sênior e principal tecnólogo de IA e infraestrutura do Google, afirmou que a próxima geração de IA exigirá uma ampla variedade de recursos de computação. Segundo ele, disponibilizar TPUs do Google no OCI dará a mais organizações acesso à tecnologia e maior flexibilidade para desenvolver e executar suas aplicações de IA mais complexas.

As empresas descreveram as TPUs do Google como aceleradores personalizados, projetados em conjunto com software aberto para impulsionar todo o ciclo de vida da IA — do treinamento de modelos de fronteira e da inferência em larga escala às exigências de raciocínio em várias etapas da IA agêntica. Elas afirmaram que o portfólio de TPUs se baseia em mais de uma década de desenvolvimento de chips de IA personalizados e descreveram a arquitetura como projetada para maximizar o processamento de IA por watt de eletricidade, com acesso rápido aos dados dos modelos e comunicação ágil entre os chips.

Hardware de TPU de oitava geração

Oracle e Google descreveram a TPU de oitava geração como duas arquiteturas desenvolvidas para finalidades específicas: a TPU 8t, para treinamento, e a TPU 8i, para inferência. As empresas afirmaram que a TPU 8t oferece quase três vezes mais desempenho de computação por pod do que a geração anterior, além de reduzir de meses para semanas os ciclos de desenvolvimento de modelos de fronteira. A TPU 8i foi projetada para lidar com o trabalho iterativo de muitos agentes especializados.

O Google detalhou o projeto da oitava geração em uma análise técnica aprofundada publicada em 22 de abril de 2026. Segundo a publicação, a TPU 8t usa uma topologia de rede em toro 3D, com 9.600 chips em um único superpod, e acrescenta um SparseCore, um acelerador especializado que lida com os padrões irregulares de acesso à memória das consultas de embeddings, enquanto a unidade de multiplicação de matrizes executa os cálculos matriciais. O chip introduz o processamento nativo de ponto flutuante de 4 bits (FP4), que, segundo o Google, duplica a capacidade de processamento da unidade de multiplicação de matrizes, e oferece o dobro da largura de banda de expansão na interconexão entre chips em comparação com a geração anterior.

Sobre redes e armazenamento, o Google afirmou que sua Virgo Network, uma malha expansível baseada em switches de alta radix, proporciona até quatro vezes mais largura de banda de rede para centros de dados no treinamento com a TPU 8t. Os novos recursos TPUDirect RDMA e TPUDirect Storage transferem dados entre a memória da TPU, as placas de interface de rede e o armazenamento gerenciado, sem passar pelas CPUs do host. Segundo o Google, isso proporciona acesso ao armazenamento dez vezes mais rápido do que no treinamento com TPUs Ironwood de sétima geração.

A TPU 8i, otimizada para pós-treinamento e raciocínio com alta simultaneidade, tem três vezes mais SRAM no chip do que a geração anterior, permitindo que um cache KV maior permaneça inteiramente no chip durante a decodificação de contexto longo, afirmou o Google. Um Collectives Acceleration Engine reduz em cinco vezes a latência no chip das operações coletivas, e uma topologia otimizada para serviço, chamada Boardfly, conecta até 1.152 chips por meio de placas e grupos totalmente interconectados, com pods que podem chegar a 36 grupos ligados por switches ópticos de circuito. Em um pod de 1.024 chips, o Google afirmou que a Boardfly reduz o diâmetro da rede de 16 saltos em um toro 3D comparável para sete, proporcionando uma melhoria de latência de até 50% em cargas de trabalho que exigem muita comunicação.

As especificações publicadas pelo Google indicam que a TPU 8t tem 216 GB de memória de alta largura de banda (HBM), 128 MB de SRAM no chip, 12,6 petaflops de pico em FP4 e largura de banda de memória de 6.528 GB/s. Para a TPU 8i, as especificações indicam 288 GB de HBM, 384 MB de SRAM, 10,1 petaflops de pico em FP4 e largura de banda de 8.601 GB/s. Os dois sistemas integram módulos de CPU Axion baseados em Arm, que, segundo o Google, eliminam o gargalo no host causado pela latência da preparação de dados.

O Google afirma que a TPU 8t proporciona uma melhoria de até 2,7 vezes na relação desempenho por dólar em comparação com a Ironwood para treinamento em larga escala e que a TPU 8i oferece uma melhoria de até 80% nessa relação, com metas de baixa latência para modelos MoE de grande porte. Segundo a empresa, os dois chips também oferecem até duas vezes mais desempenho por watt. O Google afirmou ainda que, com seu framework JAX e o software Pathways, consegue ampliar o treinamento distribuído para mais de 1 milhão de chips TPU em um único cluster e que a Virgo Network pode conectar mais de 134.000 chips TPU 8t com até 47 petabits por segundo de largura de banda de bisseção não bloqueante.

Linha atual e disponibilidade

A página do produto TPU do Google Cloud informa que tanto a TPU 8t quanto a TPU 8i estarão disponíveis em breve. A TPU Ironwood de sétima geração, construída com 9.216 chips refrigerados a líquido por pod e com capacidade de 42,5 exaflops, é listada como geralmente disponível, assim como a Trillium de sexta geração. O Google descreve as TPUs como circuitos integrados de aplicação específica, projetados sob medida, que alimentam seus modelos Gemini e produtos principais, incluindo Search, Photos e Maps, com suporte nativo de software para PyTorch e JAX, além do mecanismo vLLM para inferência.

As empresas disseram que as TPUs do Google estarão disponíveis na OCI no ano civil de 2027, com expansão gradual ao longo de vários anos para atender às necessidades dos clientes.