Bransjens første: UCIe-optisk chiplet avduket av Ayar Labs

Ayar Labs har avduket bransjens første Universal Chiplet Interconnect Express (UCIe) optisk interconnect chiplet, designet spesifikt for å maksimere AI-infrastruktur-ytelse og effisiens samtidig som det reduserer latency og strømforbruk for store AI-arbeidsbelastninger.

Dette gjennombruddet vil hjelpe med å møte de økende kravene til avanserte datamaskinarkitekturer, særlig når AI-systemer fortsetter å skaleres. Ved å inkorporere en UCIe-elektrisk grensesnitt, er den nye chipleten designet for å eliminere dataflaskehalser samtidig som den muliggjør sømløs integrasjon med chip fra forskjellige leverandører, og fremmer en mer tilgjengelig og kostnadseffektiv økosystem for å adoptere avanserte optiske teknologier.

Chipleten, som heter TeraPHY™, oppnår 8 Tbps båndbredde og drives av Ayar Labs’ 16-bølgelengde SuperNova™ lyskilde. Denne optiske interconnect-teknologien har som mål å overvinne begrensningene til tradisjonelle kobberinterconnecter, særlig for dataintensive AI-applikasjoner.

“Optiske interconnecter er nødvendige for å løse strøm-tetthetsutfordringer i skalerings- AI-vev,” sa Mark Wade, CEO av Ayar Labs.

Integreringen med UCIe-standarden er særlig betydelig ettersom den tillater chiplets fra forskjellige produsenter å fungere sammen sømløst. Denne interoperabiliteten er kritisk for fremtiden til chipdesign, som i økende grad går mot multi-leverandør, modulære tilnærminger.

UCIe-standarden: Skaping en åpen chiplet-økosystem

UCIe-konsortiet, som utviklet standarden, har som mål å bygge “en åpen økosystem av chiplets for pakkeinnovasjoner”. Deres Universal Chiplet Interconnect Express-specifikasjon møter bransjens krav til mer tilpassbare, pakke-nivå-integrasjoner ved å kombinere høy-ytelses die-til-die-interconnect-teknologi med multi-leverandør-interoperabilitet.

“Fremgangen av UCIe-standarden markerer betydelig fremgang mot å skape mer integrerte og effektive AI-infrastrukturer takket være en økosystem av interoperable chiplets,” sa Dr. Debendra Das Sharma, leder av UCIe-konsortiet.

Standarden etablerer en universell interconnect på pakke-nivå, som gjør det mulig for chip-designere å blande og kombinere komponenter fra forskjellige leverandører for å skape mer spesialiserte og effektive systemer. UCIe-konsortiet har nylig annonsert sin UCIe 2.0-specifikasjon, som indikerer standardens fortsatte utvikling og finjustering.

Bransjestøtte og implikasjoner

Annonsen har fått sterk støtte fra store aktører i halvleder- og AI-bransjene, alle medlemmer av UCIe-konsortiet.

Mark Papermaster fra AMD betonet viktigheten av åpne standarder: “Den robuste, åpne og leverandør-nøytrale chiplet-økosystemet som tilbys av UCIe er kritisk for å møte utfordringen med å skalerer nettverksløsninger for å levere på det fulle potensialet til AI. Vi er spente på at Ayar Labs er en av de første som utnytter UCIe-plattformen til fulle.”

Dette synspunktet ble gjentatt av Kevin Soukup fra GlobalFoundries (GFS ), som noterte: “Ettersom bransjen går over til en chiplet-basert tilnærmning til system-partisjonering, blir UCIe-grensesnittet for chiplet-til-chiplet-kommunikasjon raskt en de facto-standard. Vi er spente på å se Ayar Labs demonstrere UCIe-standarden over en optisk grensesnitt, en avgjørende teknologi for skalerings-nettverk.”

Tekniske fordeler og fremtidige applikasjoner

Konvergens av UCIe og optiske interconnecter representerer en paradigmeskifte i datamaskinarkitektur. Ved å kombinere silikon-fotonikk i en chiplet-formfaktor med UCIe-standarden, gjør teknologien det mulig for GPU-er og andre akseleratorer å “kommunisere over en lang rekke avstander, fra millimeter til kilometer, samtidig som de fungerer som en enkelt, gigantisk GPU.”

Teknologien muliggjør også Co-Packaged Optics (CPO), med multinasjonale produsenten Jabil som allerede viser en modell som inkluderer Ayar Labs’ lyskilder som kan håndtere “opptil en petabit per sekund bi-retning-båndbredde.” Denne tilnærmningen lover større beregnings-tetthet per rack, forbedret kjølingseffisiens og støtte for varm-utskifting.

“Co-pakket optisk (CPO) chiplets er klar til å forandre måten vi håndterer dataflaskehalser i stor-skala AI-beregning,” sa Lucas Tsai fra Taiwan Semiconductor Manufacturing (TSM ) Company (TSMC). “Tilgjengeligheten av UCIe-optiske chiplets vil fremme en sterk økosystem, som til slutt vil drive både bredere adopsjon og videre innovasjon over hele bransjen.”

Forvandling av fremtidens datamaskiner

Ettersom AI-arbeidsbelastninger fortsetter å vokse i kompleksitet og skala, ser halvleder-bransjen i økende grad mot chiplet-baserte arkitekturer som en mer fleksibel og samarbeidsorientert tilnærmning til chip-design. Ayar Labs’ introduksjon av den første UCIe-optiske chipleten adresserer båndbredde- og strømforbruk-utfordringene som har blitt flaskhalser for høy-ytelses-beregning og AI-arbeidsbelastninger.

Kombinasjonen av den åpne UCIe-standarden med avansert optisk interconnect-teknologi lover å revolusjonere system-nivå-integrasjon og drive fremtidens skalerbare, effektive beregnings-infrastruktur, særlig for de krevende kravene til neste-generasjons AI-systemer.

Den sterke bransjestøtten for denne utviklingen indikerer potensialet for en raskt voksende økosystem av UCIe-kompatible teknologier, som kunne akselerere innovasjon over hele halvleder-bransjen samtidig som det gjør avanserte optiske interconnect-løsninger mer tilgjengelige og kostnadseffektive.