Bransjens første: UCIe Optisk Chiplet Avduket av Ayar Labs

Ayar Labs har avduket bransjens første Universal Chiplet Interconnect Express (UCIe) optisk interconnect chiplet, designet spesifikt for å maksimere AI-infrastruktur ytelse og effisiens samtidig som det reduserer latency og strømforbruk for store AI-arbeidsbelastninger.

Dette gjennombruddet vil hjelpe med å møte de økende kravene til avanserte datamaskinarkitekturer, særlig når AI-systemer fortsetter å skalerer. Ved å inkorporere en UCIe elektrisk grensesnitt, er den nye chipleten designet for å eliminere dataflaskehalser samtidig som den muliggjør sømløs integrasjon med chip fra forskjellige leverandører, og fremmer et mer tilgjengelig og kostnadseffektivt økosystem for å adoptere avanserte optiske teknologier.

Chipleten, som heter TeraPHY™, oppnår 8 Tbps båndbredde og er drevet av Ayar Labs’ 16-bølge SuperNova™ lyskilde. Denne optiske interconnect-teknologien har som mål å overvinne begrensningene til tradisjonelle kobberinterconnecter, særlig for dataintensive AI-applikasjoner.

“Optiske interconnecter er nødvendige for å løse strømtetthetsutfordringer i skala-op AI-stoffer,” sa Mark Wade, administrerende direktør i Ayar Labs.

Integrasjonen med UCIe-standarden er særlig betydelig da den tillater chiplets fra forskjellige produsenter å fungere sammen sømløst. Denne interoperabiliteten er kritisk for fremtiden til chipdesign, som i økende grad går mot multi-leverandør, modulære tilnærminger.

UCIe-standarden: Skaper et åpent chiplet-økosystem

UCIe-konsortiet, som utviklet standarden, har som mål å bygge “et åpent økosystem av chiplets for pakkeinnovasjoner.” Deres Universal Chiplet Interconnect Express-specifikasjon møter bransjens krav til mer tilpassbare, pakkenivå-integrasjoner ved å kombinere høy-ytelses die-til-die interconnect-teknologi med multi-leverandør-interoperabilitet.

“Fremskrittet i UCIe-standarden markerer betydelig fremgang mot å skape mer integrerte og effektive AI-infrastrukturer takket være et økosystem av interoperable chiplets,” sa Dr. Debendra Das Sharma, leder av UCIe-konsortiet.

Standarden etablerer en universell interconnect på pakkenivå, som muliggjør at chipdesignere kan blande og matche komponenter fra forskjellige leverandører for å skape mer spesialiserte og effektive systemer. UCIe-konsortiet har nylig annonsert sin UCIe 2.0-specifikasjon, som indikerer standardens fortsatte utvikling og finjustering.

Bransjestøtte og implikasjoner

Annonsen har fått sterk støtte fra store spillere i halvleder- og AI-bransjene, alle medlemmer av UCIe-konsortiet.

Mark Papermaster fra AMD betonet viktigheten av åpne standarder: “Det robuste, åpne og leverandørneutrale chiplet-økosystemet som tilbys av UCIe er kritisk for å møte utfordringen med å skalerer nettverksløsninger for å levere på det fulle potensialet til AI. Vi er spente på at Ayar Labs er en av de første som utnytter UCIe-plattformen til fulle.”

Dette synspunktet ble gjentatt av Kevin Soukup fra GlobalFoundries, som noterte, “Ettersom industrien går over til en chiplet-basert tilnærming til system-partisjonering, blir UCIe-grensesnittet for chiplet-til-chiplet-kommunikasjon raskt en de facto-standard. Vi er spente på å se Ayar Labs demonstrere UCIe-standarden over et optisk grensesnitt, en avgjørende teknologi for skala-op nettverk.”

Tekniske fordeler og fremtidige applikasjoner

Konvergens av UCIe og optiske interconnecter representerer en paradigmeskifte i datamaskinarkitektur. Ved å kombinere silikonfotonikk i en chiplet-formfaktor med UCIe-standarden, tillater teknologien at GPUer og andre akseleratorer “kommuniserer over et stort antall avstander, fra millimeter til kilometer, samtidig som de fungerer som en enkelt, gigantisk GPU.”

Teknologien muliggjør også Co-Packaged Optics (CPO), med multinasjonale produksjonsselskapet Jabil som allerede viser en modell som inneholder Ayar Labs’ lyskilder som kan håndtere “opptil en petabit per sekund av bi-retningss båndbredde.” Denne tilnærmingen lover større beregnings-tetthet per rack, forbedret kjølingseffisiens og støtte for varm-utskifting.
“Co-pakket optisk (CPO) chiplets er klar til å transformere måten vi håndterer dataflaskehalser i store AI-datamaskiner,” sa Lucas Tsai fra Taiwan Semiconductor Manufacturing Company (TSMC). “Tilgjengeligheten av UCIe-optiske chiplets vil fremme et sterkt økosystem, som til slutt vil drive både bredere adopsjon og videre innovasjon over hele industrien.”

Transformerer fremtiden til datamaskiner

Ettersom AI-arbeidsbelastninger fortsetter å vokse i kompleksitet og skala, ser halvlederindustrien i økende grad mot chiplet-baserte arkitekturer som en mer fleksibel og samarbeidsorientert tilnærming til chipdesign. Ayar Labs’ introduksjon av den første UCIe-optiske chipleten møter båndbredde- og strømforbruk-utfordringene som har blitt flaskenhalser for høy-ytelses datamaskiner og AI-arbeidsbelastninger.

Kombinasjonen av den åpne UCIe-standarden med avansert optisk interconnect-teknologi lover å revolusjonere systemnivå-integrasjon og drive fremtiden til skalerbare, effektive datamaskin-infrastrukturer, særlig for de krevende kravene til neste-generasjons AI-systemer.

Den sterke bransjestøtten for denne utviklingen indikerer potensialet for et raskt voksende økosystem av UCIe-kompatible teknologier, som kan akselerere innovasjon over hele halvlederindustrien samtidig som det gjør avanserte optiske interconnect-løsninger mer tilgjengelige og kostnadseffektive.