Andy Nightingale, VP for produktmarkedsføring i Arteris – Intervju-serie

Andy Nightingale, VP for produktmarkedsføring i Arteris er en erfaren global forretningsleder med en mangfoldig bakgrunn i ingeniørvitenskap og produktmarkedsføring. Han er en chartreret medlem av British Computer Society og Chartered Institute of Marketing, og har over 35 års erfaring i høyteknologibransjen.

Gjennom sin karriere har Andy hatt en rekke roller, inkludert ingeniør- og produktlederstillinger i Arm, der han tilbrakte 23 år. I sin nåværende stilling som VP for produktmarkedsføring i Arteris, overvåker Andy Magillem system-on-chip-deployering og FlexNoC og Ncore network-on-chip-produkter.

Arteris er en katalysator for system-on-chip-innovasjon som den ledende leverandøren av halvleder-system-IP for akselerasjon av system-on-chip-utvikling. Arteris Network-on-Chip (NoC) interconnect intellektuell eiendom (IP) og system-on-chip-integrasjonsteknologi muliggjør høyere produkt-ytelse med lavere strømforbruk og raskere tid til marked, og leverer bevisst fleksibilitet og bedre økonomi for system- og halvleder-selskaper, så innovative merker er frie til å drømme om hva som kommer neste.

Med din omfattende erfaring i Arm og nå ledende produktleder i Arteris, hvordan har din perspektiv på utviklingen av halvleder-IP og interconnect-teknologier endret seg over årene? Hva er de viktigste trendene som begeistrer deg mest i dag?

Det har vært en ekstraordinær reise – fra mine tidlige dager med å skrive testbencher for ASIC-er i Arm til å hjelpe med å forme produktstrategi i Arteris, der vi er i forkant av interconnect-IP-innovasjon. Tilbake i 1999 akselererte system-kompleksitet raskt, men fokuset var fortsatt primært på prosessor-ytelse og essensiell system-on-chip-integrasjon. Verifiseringsmetodene utviklet seg, men interconnect ble ofte sett på som en fast infrastruktur – nødvendig, men ikke strategisk.

I dag er interconnect-IP blitt en kritisk muliggjører av system-on-chip-skalerbarhet, strøm-effektivitet og AI/ML-ytelse. Oppblomstringen av chiplets, domene-spesifikke akseleratorer og multi-die-arkitekturer har satt enormt press på interconnect-teknologier for å bli mer tilpasningsdyktige, innovative, fysisk og programvare-bevisste.

En av de mest begeistringende trendene jeg ser er konvergensen av AI og interconnect-design. I Arteris utforsker vi hvordan maskinlæring kan optimalisere NoC-topologier, inteligent rute data-trafikk og sogar forutse forstopping for å forbedre sanntids-ytelse. Dette handler ikke bare om hastighet – det handler om å gjøre systemer mer innovative og responsiv.

Hva som begeistrer meg er hvordan halvleder-IP blir mer tilgjengelig for AI-innovatører. Med høynivå system-on-chip-konfigurasjons-IP og abstraksjonslag kan startup-selskaper i bil, robotikk og edge-AI nå utnytte avanserte interconnect-arkitekturer uten å trenge en dyp bakgrunn i RTL-design. Denne demokratiseringen av evne er enorm.

En annen viktig skift er rollen til virtuell prototyping og system-nivå-modellering. Etter å ha arbeidet med ESL-verktøy tidlig i min karriere er det givende å se at disse metodene nå muliggjør tidlig AI-arbeidsbelastnings-evaluering, ytelsesforutsigelse og arkitektoniske valg lenge før silisium er ferdig.

Til slutt handler fremtiden av AI om hvordan vi flytter data – ikke bare hvordan raskt vi prosesserer det. Derfor tror jeg at utviklingen av interconnect-IP er sentral for den neste generasjonen av intelligente systemer.

Arteris’ FlexGen benytter AI-drevet automatisering og maskinlæring for å automatisere NoC-topologi-generering. Hvordan ser du AI-rollens utvikling i chip-design ut over de neste fem årene?

AI transformerer fundamentalt chip-design, og over de neste fem årene vil dens rol bare dype seg – fra produktivitets-hjelp til intelligent design-partner. I Arteris leverer vi allerede denne fremtiden med FlexGen, der AI, formelle metoder og maskinlæring er sentrale for å automatisere Network-on-Chip (NoC) topologi-optimalisering og system-on-chip-integrasjonsarbeidsflyter.

Hva som skiller FlexGen fra andre er dets blanding av ML-algoritmer – alle kombinert for å initialisere floorplan fra bilder, generere topologier, konfigurere klokker, redusere klokke-domene-kryssinger og optimalisere koblings-topologien og dens plassering og routing-båndbredde, og strømlinjeform kommunikasjon mellom IP-blokker. Dessuten gjøres dette deterministisk, noe som betyr at resultater kan replikeres og inkrementelle justeringer kan gjøres, og muliggjør forutsigbare beste-i-klassen-resultater for brukssaker som varierer fra AI-hjelp for en ekspert system-on-chip-designer til å lage riktig NoC for en novice.

Over de neste fem årene vil AI-rollen i chip-design skifte fra å assistere menneskelige designere til å co-designe og co-optimere med dem – lære fra hver iterasjon, navigere design-kompleksitet i sanntid og akselerere leveringen av AI-klare chip. Vi ser AI ikke bare gjør chip raskere, men gjør raskere chip smartere.

Halvleder-industrien er vitne til rask innovasjon med AI, HPC og multi-die-arkitekturer. Hva er de største utfordringene som NoC-design må løse for å holde tritt med disse fremgangene?

Som AI, HPC og multi-die-arkitekturer driver uforutset kompleksitet, er den største utfordringen for NoC-design skalerbarhet uten å ofre strøm, ytelse eller tid til marked. I dag har chip funksjoner fra ti til hundrevis av IP-blokker, hver med forskjellige båndbredde-, latens- og strøm-behov. Å håndtere denne mangfoldigheten – over flere dører, spenningdomener og floorplan-begrensninger – krever NoC-løsninger som går langt utover manuelle metoder.

NoC-løsningsteknologier som FlexGen hjelper med å løse nøkkel-bottlenecks: minimere ledningens lengde, maksimere båndbredde, justere fysisk og programvare-bevisst, og gjøre alt dette med hastighet og gjentakelighet.

Fremtiden for NoC må også være automatiserings-først og AI-aktivert, med verktøy som kan tilpasse seg utviklingsfloorplan, chipset-basert arkitektur og senere endringer uten å kreve fullstendig omarbeidelse. Dette er den eneste måten å holde tritt med moderne SoC-ers massive design-sykluser og heterogene krav, og sikre effektiv, skalerbar kobling i hjertet av neste-generasjons halvledere.

AI-chipsett-markedet forventes å vokse betydelig. Hvordan stiller Arteris seg til å støtte de økende kravene til AI-arbeidsbelastninger, og hva unike fordeler tilbyr FlexGen i dette rommet?

Arteris er ikke bare unikt posisjonert til å støtte AI-chiplet-markedet, men har allerede gjort dette i flere år ved å levere automatiserte, skalerbare Network-on-Chip (NoC) IP-løsninger som er tilpasset kravene til AI-arbeidsbelastninger, inkludert Generative AI og Large Language Models (LLM) beregning – støtter høy båndbredde, lav latens og strøm-effektivitet over stadig mer komplekse arkitekturer. FlexGen, som den nyeste tilføyelsen til Arteris NoC IP-linjen, vil spille en enda mer betydelig rolle i å raskt lage optimale topologier best tilpasset forskjellige store, heterogene SoC-er.

FlexGen tilbyr inkrementell design, delvis fullføring og avansert sti-finding for å dynamisk optimalisere NoC-konfigurasjoner uten fullstendig redesign – kritisk for AI-chip som utvikler seg gjennom hele utviklingsprosessen.

Våre kunder bygger allerede Arteris-teknologi inn i multi-die- og chiplet-baserte systemer, effektivt ruter trafikk samtidig som de respekterer floorplan- og klokke-domene-begrensninger på hver chiplet. Ikke-sammenhengende multi-die-kobling støttes over industristandard-grensesnitt levert av tredjeparts-kontrollere.

Som AI-chip-kompleksitet vokser, så også behovet for automatisering, tilpasning og hastighet. FlexGen leverer alle tre, og hjelper team å bygge smartere interconnects – raskere – så de kan fokusere på hva som betyr noe: å fremme AI-ytelse i skala.

Med oppblomstringen av RISC-V og tilpasset silisium for AI, hvordan skiller Arteris’ tilnærming til NoC-design seg fra tradisjonelle interconnect-arkitekturer?

Tradisjonelle interconnect-arkitekturer var primært bygget for faste funksjoner, men i dag krever RISC-V og tilpasset AI-silisium en mer konfigurerbar, skalerbar og automatiserings-basert tilnærming enn en modifisert en-størrelse-til-alle-løsning. Det er der Arteris skiller seg ut. Vår NoC-IP, spesielt med FlexGen, er designet for å tilpasse seg mangfoldigheten og modulæriteten til moderne SoC-er, inkludert tilpassede kjerne, akseleratorer og chiplets, som nevnt ovenfor.

FlexGen muliggjør designere å generere og optimalisere topologier som reflekterer unike arbeidsbelastnings-egenskaper, enten det er lav-latens-pårer for AI-inferens eller høy-båndbredde-ruter for delt minne over RISC-V-kluster. I motsetning til statiske interconnects tilpasser FlexGen sine algoritmer hver NoC til chip-arkitekturen over klokke-domener, spenning-øyer og floorplan-begrensninger.

Resultatet er at Arteris muliggjør team å flytte raskere, redusere risiko og få mest mulig ut av sine høyt differensierte design – noe tradisjonelle interconnects ikke var bygget for å håndtere.

FlexGen hevder en 10-ganger forbedring i design-iterasjonshastighet. Kan du gå gjennom hvordan denne automatiseringen reduserer kompleksitet og akselerer tid-til-marked for System-on-Chip (SoC)-designere?

FlexGen leverer en 10-ganger forbedring i design-iterasjonshastighet ved å automatisere noen av de mest komplekse og tidskrevende oppgavene i NoC-design. I stedet for å manuelt konfigurere topologier, løse klokke-domener eller optimalisere ruter, bruker designere FlexGen sin fysisk-bevisste, AI-drevne motor for å håndtere disse i timer (eller mindre) – oppgaver som tradisjonelt tok uker.

Som nevnt ovenfor kan delvis fullføring automatisk fullføre selv delvis fullførte design, og bevare manuell intensjon samtidig som den akselerer tid-closure.

Resultatet er en raskere, mer nøyaktig og enklere-å-iterere design-flyt, som muliggjør SoC-team å utforske flere arkitektoniske alternativer, respondere på senere endringer og komme til marked raskere – med høyere kvalitetsresultater og mindre risiko for kostbare omarbeidelse.

En av FlexGen sine fremtredende funksjoner er ledningslengde-reduksjon, som forbedrer strøm-effektivitet. Hvordan påvirker dette hele chip-ytelsen, spesielt i strøm-følsomme applikasjoner som edge-AI og mobil databehandling?

Ledningslengde påvirker direkte strøm-forbruk, latens og hele chip-effektivitet – både i sky-AI/HPC-applikasjoner som bruker mer avanserte noder og edge-AI-inferens-applikasjoner hvor hver milliwatt teller. FlexGen sin evne til å automatisk minimere ledningslengde – ofte opp til 30% – betyr kortere datapårer, redusert kapasitans og lavere dynamisk strøm-forbruk.

I virkelige termer oversettes dette til lavere varme-generering, lengre batterilevetid og bedre ytelse-per-watt, alle hvilke er kritiske for AI-arbeidsbelastninger på kanten eller i mobile miljøer og skyen ved å påvirke totalt eierskapskostnad (TCO) direkte. Ved å optimalisere NoC-topologien med AI-veiledet plassering og routing, sikrer FlexGen at ytelsesmål nås uten å ofre strøm-effektivitet – noe som gjør det til en ideal løsning for dagens og morgendagens energi-følsomme design.

Arteris har samarbeidet med ledende halvleder-selskaper i AI-data-sentre, bil, forbruker, kommunikasjon og industrielle elektronikk. Kan du dele innsikt i hvordan FlexGen blir tatt i bruk over disse industrier?

Arteris NoC-IP ser sterk adopsjon over alle markeder, spesielt for høy-end, mer avanserte chiplets og SoC-er. Dette er fordi det løser hver sektors topp-utfordringer: ytelse, strøm-effektivitet og design-kompleksitet samtidig som det bevare core-funksjonalitet og areal-begrensninger.

I bil, for eksempel, bruker selskaper som Dream Chip FlexGen for å akselerere krysningspunktet mellom AI og sikkerhet for autonom kjøring ved å utnytte Arteris for sine ADAS-SoC-design samtidig som de møter strenge strøm- og sikkerhets-begrensninger. FlexGen sin smarte NoC-optimisering og generering i data-sentre hjelper med å håndtere massive båndbredde-krav og skalerbarhet, spesielt for AI-trening og generell akselerering-arbeidsbelastninger.

FlexGen gir en rask og gjentakelig vei til optimale NoC-arkitekturer for industrielle elektronikk, hvor design-sykluser er stramme og produkt-levetid er nøkkel. Kunder verdsetter dens inkrementelle design-flyt, AI-basert optimalisering og evne til å tilpasse seg utviklingskrav raskt, og gjør FlexGen til en hjørnesten for neste-generasjons SoC-utvikling.

Halvleder-forsyningskjeden har møtt betydelige forstyrrelser de siste årene. Hvordan tilpasser Arteris sin strategi for å sikre at Network-on-Chip (NoC) løsninger forblir tilgjengelige og skalerbare til tross for disse utfordringene?

Arteris responderer på forsyningskjede-forstyrrelser ved å doble ned på hva som gjør våre NoC-løsninger robuste og skalerbare: automatisering, fleksibilitet og økosystem-kompatibilitet.

FlexGen hjelper kunder å designe raskere og forblir mer agile for å tilpasse seg endringer i silisium-tilgjengelighet, node-skift eller pakking-strategier. Uansett om de gjør deriverte design eller skaper nye interconnects fra scratch.

Vi støtter også kunder med forskjellige prosess-noder, IP-leverandører og design-miljøer, og sikrer at kunder kan utforme Arteris-løsninger uavhengig av deres foundry, EDA-verktøy eller SoC-arkitektur.

Ved å redusere avhengighet av noen del av forsyningskjeden og muliggjøre raskere, iterativ design, hjelper vi kunder å deriske sine design og holde seg på skedet – selv i usikre tider.

Ser fremover, hva er de største skiftene du forventer i SoC-utvikling, og hvordan forbereder Arteris seg på dem?

En av de største skiftene i SoC-utvikling er bevegelsen mot heterogene arkitekturer, chiplet-baserte design og AI-sentriske arbeidsbelastninger. Disse trendene krever langt mer fleksible, skalerbare og intelligente interconnects – noe tradisjonelle metoder ikke kan holde tritt med.

Arteris forbereder seg ved å investere i AI-drevet automatisering, som sett i FlexGen, og utvide støtte for multi-die-systemer, komplekse klokke-/strøm-domener og senere floorplan-endringer. Vi fokuserer også på å muliggjøre inkrementell design, raskere iterasjon og sømløs IP-integrasjon – så våre kunder kan holde tritt med krympende utviklingssykluser og økende kompleksitet.

Vårt mål er å sikre at SoC- (og chiplet-) team forblir agile, uansett om de bygger for edge-AI, sky-AI eller noe mellom – og samtidig tilbyr beste strøm, ytelse og areal (PPA) uavhengig av design-kompleksitet, XPU-arkitektur og foundry-node brukt.

Takk for det flotte intervjuet, lesere som ønsker å lære mer bør besøke Arteris.