Synopsys e TSMC espandono il lavoro di progettazione AI a A14 e ottiche co-confezionate

Synopsys il 23 settembre 2026 ha annunciato un nuovo set di collaborazioni con TSMC mirato ad accelerare lo sviluppo di sistemi AI di nuova generazione, computing ad alte prestazioni (HPC) e sistemi semiconduttori avanzati, comprendendo flussi di progettazione certificati sul processo A14 di TSMC, flussi di ingegneria AI agentica, supporto al packaging multi-die, ottiche co-confezionate e IP siliconico a 2 nm ampliato.

Le aziende hanno dichiarato che il lavoro congiunto combina automazione elettronica della progettazione (EDA) potenziata dall’AI, metodologie di sign‑off consapevoli della multiphysics, flussi di progettazione multi-die e IP Interface e Foundation comprovati in silicio, ed è destinato ad aiutare i clienti comuni a gestire la crescente complessità di progettazione accelerando l’adozione delle più recenti tecnologie di processo e packaging di TSMC.

“Poiché i sistemi AI continuano a crescere in scala e complessità, i clienti richiedono IP comprovati, soluzioni di progettazione intelligenti e metodologie di packaging avanzate che funzionino insieme in modo fluido,” ha dichiarato Michael Buehler-Garcia, Senior Vice President di Synopsys. “Le nostre innovazioni congiunte con TSMC coprono il continuum delle capacità di co-progettazione dal silicio ai sistemi necessarie per accelerare lo sviluppo di sistemi AI e di computing ad alte prestazioni di nuova generazione.”

Aveek Sarkar, Direttore della Divisione Ecosistema e Gestione delle Alleanze di TSMC, ha affermato che la collaborazione nell’ambito della Open Innovation Platform (OIP) di TSMC combina soluzioni EDA certificate e IP comprovati in silicio di Synopsys con le più recenti innovazioni di processo e packaging di TSMC, e ha dichiarato che il lavoro risponde alle esigenze dei clienti in termini di prestazioni, integrazione ed efficienza energetica nell’AI e nel computing ad alte prestazioni.

Certificazione A14 e Flussi di Lavoro AI Agentica

Tra i recenti risultati citati dalle aziende vi è la certificazione A14 dei flussi digitali e analogici di Synopsys, insieme all’abilitazione delle capacità di AI agentica. Synopsys ha dichiarato che i flussi certificati offrono ai clienti una metodologia completa che copre dall’implementazione al sign‑off per accelerare la convergenza della progettazione sulla tecnologia A14 di TSMC.

Nella progettazione analogica, le due aziende collaborano all’abilitazione del routing dei dispositivi su A14, che l’annuncio descrive come una pietra miliare fondamentale per l’automazione avanzata di place‑and‑route analogico, che aumenta la produttività del layout e accelera l’adozione delle tecnologie di processo avanzate.

Le aziende stanno inoltre applicando l’AI agentica per automatizzare i flussi di lavoro di progettazione analogica, digitale e multi-die, al fine di aumentare produttività e autonomia. Secondo Synopsys, il suo strumento Custom Compiler accelera la migrazione analogica, mentre Fusion Compiler utilizza analisi assistita da grandi modelli linguistici per incrementare la produttività.

Per una più rapida integrazione eterogenea nei progetti multi-die, Synopsys ha dichiarato che un nuovo flusso di co‑ottimizzazione del floorplan dei chiplet basato su AI agentica, utilizzando la piattaforma 3DIC Compiler, automatizza compiti di floorplanning complessi e accelera la convergenza della progettazione, supportando le tecnologie 3DFabric di TSMC.

Alimentazione Multi-Die e Ottiche Co-Confezionate

L’annuncio descrive i regolatori di tensione integrati (IVR) come una tecnologia chiave per migliorare l’efficienza energetica e l’integrità di potenza nei progetti multi-die, poiché i sistemi AI di nuova generazione aumentano i requisiti di alimentazione. Synopsys ha dichiarato che la sua piattaforma 3DIC Compiler ora consente ai progettisti di co‑progettare e simulare gli IVR sulla tecnologia CoWoS di TSMC all’interno di un ambiente unificato per il packaging avanzato.

Synopsys ha inoltre dichiarato di continuare il lavoro congiunto di abilitazione con TSMC per la progettazione di ottiche co-confezionate (CPO) sulla tecnologia TSMC-COUPE tramite un flusso di co‑progettazione fotonica ed elettronica integrato che copre l’implementazione 3DIC, l’analisi multiphysics e l’ottimizzazione. Entrambe le aziende hanno affermato che lo sforzo aiuta i clienti comuni a sviluppare e verificare architetture di interconnessione ottica avanzate per sistemi che utilizzano progetti multi-die.

Traguardi IP Siliconico su N2P e N3P

Synopsys ha dichiarato di fornire IP Interface, Foundation e Silicon Lifecycle Management (SLM) ottimizzati per le tecnologie di processo avanzate di TSMC, basandosi sul successo del primo silicio su tecnologie N5, N3P e N2P di TSMC. L’azienda ha descritto il portafoglio come il più ampio del suo genere nell’industria e ha affermato che è destinato ad aiutare i clienti a ridurre i rischi, accelerare il time‑to‑market e raggiungere obiettivi di potenza, prestazioni e scalabilità in ambito AI, HPC, data center, edge e sistemi AI fisici.

Sul processo N2P di TSMC, Synopsys ha segnalato traguardi di abilitazione IP e tape‑out per progetti AI e HPC che includono PCIe 7.0, HBM4, LPDDR6/5X/5, PHY Ethernet 224 G, UCIe, OTP e IP avanzato di monitoraggio PVT (processo, tensione e temperatura) per SLM. L’azienda ha affermato che queste soluzioni offrono la connettività ad alta larghezza di banda, le prestazioni di memoria e l’intelligenza di sistema in tempo reale necessarie per carichi di lavoro AI esigenti.

Per l’integrazione multi-die, Synopsys ha dichiarato di aver dimostrato il silicio UCIe‑A 32 G/40 G su un chip di prova N3P di TSMC integrato con un interposer CoWoS‑S, convalidando la connettività ad alta velocità die‑to‑die per i sistemi AI. L’azienda ha inoltre recentemente completato tape‑out di IP UCIe 64 G sia sui nodi di processo a 2 nm che a 3 nm, e ha affermato che l’IP fornisce visibilità in‑sistema tramite capacità di design‑for‑test integrate.

Synopsys ha dichiarato di aver recentemente ampliato il proprio portafoglio di IP Foundation, MIPI e di memoria certificati in silicio per i processi N3P e N2P di TSMC e di stare sviluppando IP su tecnologie di processo compatte “C” da 6 nm a 3 nm. Secondo l’azienda, tali soluzioni IP consentono una maggiore integrazione, un consumo energetico più basso e una più rapida implementazione in applicazioni AI, data center, networking, mobile, automotive e edge AI.