Oracle Cloud Infrastructure offrirà gli acceleratori TPU di Google

Il 27 ottobre 2026, durante Oracle AI World a Las Vegas, Oracle e Google hanno annunciato che le Tensor Processing Unit (TPU) di Google saranno disponibili tramite Oracle Cloud Infrastructure (OCI). L’annuncio di Oracle descrive OCI come la prima piattaforma cloud iperscalabile al di fuori di Google a offrire le TPU di Google, con disponibilità prevista per l’anno solare 2027.

Il ruolo dell’infrastruttura di Oracle

OCI fornirà l’alimentazione, il raffreddamento e la rete dei data center necessari per distribuire le TPU di Google su larga scala all’interno dell’infrastruttura di Oracle. Oracle e Google hanno dichiarato che le TPU possono supportare l’addestramento e il post-addestramento di modelli di grandi dimensioni, inclusi modelli densi e a miscela di esperti (MoE), oltre all’inferenza in produzione per applicazioni di ragionamento, basate su agenti e a contesto lungo. I clienti potranno scegliere le TPU di Google all’interno di OCI, ottimizzate in base ai loro carichi di lavoro, ai requisiti prestazionali e agli obiettivi di costo.

«Carichi di lavoro diversi di IA richiedono capacità di calcolo diverse», ha dichiarato Mahesh Thiagarajan, presidente di Oracle Cloud Infrastructure. «Portare le TPU di Google su OCI offre ai clienti accesso a diverse architetture di calcolo per l’IA all’avanguardia, in un unico cloud».

Amin Vahdat, vicepresidente senior e responsabile tecnologico per l’IA e l’infrastruttura di Google, ha affermato che la prossima generazione di IA richiederà un’ampia varietà di capacità di calcolo. Ha aggiunto che portare le TPU di Google su OCI consentirà a un numero maggiore di organizzazioni di accedere a questa tecnologia e offrirà loro più flessibilità nel modo in cui sviluppano ed eseguono le applicazioni di IA più complesse.

Le aziende hanno descritto le TPU di Google come acceleratori personalizzati, progettati congiuntamente a software aperto per supportare l’intero ciclo di vita dell’IA: dall’addestramento di modelli di frontiera e dall’inferenza su larga scala, fino alle esigenze di ragionamento in più fasi dell’IA agentica. Hanno affermato che la gamma di TPU si basa su oltre un decennio di sviluppo di chip personalizzati per l’IA e hanno descritto l’architettura come progettata per massimizzare l’elaborazione dell’IA per ogni watt di elettricità, garantendo un accesso rapido ai dati dei modelli e una comunicazione veloce tra i chip.

Hardware TPU di ottava generazione

Oracle e Google hanno descritto la TPU di ottava generazione come composta da due architetture progettate per scopi specifici: TPU 8t per l’addestramento e TPU 8i per l’inferenza. Hanno dichiarato che TPU 8t offre per pod prestazioni di calcolo quasi 3 volte superiori rispetto alla generazione precedente, riducendo al contempo i cicli di sviluppo dei modelli di frontiera da mesi a settimane. TPU 8i è progettata per gestire il lavoro iterativo di numerosi agenti specializzati.

Google ha illustrato nel dettaglio il progetto di ottava generazione in un approfondimento tecnico pubblicato il 22 aprile 2026. Secondo il post, TPU 8t utilizza una topologia di rete a toro 3D su una scala di 9.600 chip in un singolo superpod e aggiunge SparseCore, un acceleratore specializzato che gestisce i modelli irregolari di accesso alla memoria delle operazioni di ricerca degli embedding, mentre l’unità di moltiplicazione matriciale si occupa dei calcoli matriciali. Il chip introduce l’elaborazione nativa in virgola mobile a 4 bit (FP4), che, secondo Google, raddoppia il throughput dell’unità di moltiplicazione matriciale, e offre una larghezza di banda di scalabilità doppia sull’interconnessione tra chip rispetto alla generazione precedente.

Per quanto riguarda rete e archiviazione, Google ha dichiarato che Virgo Network, una rete fabric scalabile basata su switch ad alta radix, garantisce fino a un aumento di 4 volte della larghezza di banda della rete del data center per l’addestramento su TPU 8t. Le nuove funzionalità TPUDirect RDMA e TPUDirect Storage trasferiscono i dati tra la memoria delle TPU, le schede di interfaccia di rete e lo spazio di archiviazione gestito, aggirando le CPU host; secondo Google, ciò consente un accesso allo spazio di archiviazione 10 volte più veloce rispetto all’addestramento su TPU Ironwood di settima generazione.

TPU 8i, ottimizzata per il post-addestramento e il ragionamento ad alta concorrenza, dispone di una SRAM on-chip 3 volte maggiore rispetto alla generazione precedente. Secondo Google, questo consente di mantenere una cache KV più ampia interamente sul silicio durante la decodifica di contesti lunghi. Un Collectives Acceleration Engine riduce di 5 volte la latenza on-chip delle operazioni collettive; inoltre, una topologia ottimizzata per l’erogazione dei servizi, denominata Boardfly, collega fino a 1.152 chip tramite schede e gruppi completamente interconnessi, con pod espandibili fino a 36 gruppi collegati da switch ottici a circuito. Per un pod da 1.024 chip, Google ha dichiarato che Boardfly riduce il diametro della rete da 16 passaggi, nel caso di un toro 3D comparabile, a sette, offrendo un miglioramento della latenza fino al 50% per i carichi di lavoro a elevata intensità di comunicazione.

Le specifiche pubblicate da Google indicano per TPU 8t 216 GB di memoria ad alta larghezza di banda (HBM), 128 MB di SRAM on-chip, 12,6 petaflop FP4 di picco e una larghezza di banda della memoria di 6.528 GB/s; per TPU 8i indicano invece 288 GB di HBM, 384 MB di SRAM, 10,1 petaflop FP4 di picco e una larghezza di banda di 8.601 GB/s. Entrambi i sistemi integrano host CPU Axion basati su Arm che, secondo Google, eliminano il collo di bottiglia causato dalla latenza nella preparazione dei dati.

Google afferma che TPU 8t offre un miglioramento fino a 2,7 volte delle prestazioni per dollaro rispetto a Ironwood nell’addestramento su larga scala e che TPU 8i offre un miglioramento fino all’80% delle prestazioni per dollaro con obiettivi di bassa latenza per i grandi modelli MoE; entrambi i chip garantiscono prestazioni per watt fino a 2 volte superiori. L’azienda ha inoltre dichiarato che, con il framework JAX e il software Pathways, può scalare l’addestramento distribuito a oltre 1 milione di chip TPU in un singolo cluster e che Virgo Network può collegare oltre 134.000 chip TPU 8t, con una larghezza di banda di bisezione non bloccante fino a 47 petabit al secondo.

Gamma attuale e disponibilità

La pagina del prodotto TPU di Google Cloud indica che TPU 8t e TPU 8i saranno disponibili prossimamente. La TPU Ironwood di settima generazione, realizzata con 9.216 chip raffreddati a liquido per pod e con una potenza di 42,5 exaflop, è indicata come generalmente disponibile, insieme alla Trillium di sesta generazione. Google descrive le TPU come circuiti integrati specifici per applicazione, progettati su misura, che alimentano i suoi modelli Gemini e i suoi prodotti di punta, tra cui Search, Photos e Maps, con supporto software nativo per PyTorch e JAX e per il motore vLLM dedicato all’inferenza.

Le TPU di Google su OCI saranno disponibili nell’anno solare 2027 e la capacità verrà aumentata gradualmente nell’arco di più anni per soddisfare le esigenze dei clienti, hanno dichiarato le società.