Expedera dimostra l’abbinamento di un sottosistema di IA edge con Cadence

Il 9 novembre 2026, Expedera ha annunciato di aver abbinato il proprio IP Origin Evolution per unità di elaborazione neurale (NPU) con il coprocessore di IA Tensilica NeuroEdge 130 di Cadence in una simulazione pre-silicio, mostrando come i due blocchi IP per semiconduttori suddividono ed eseguono i carichi di lavoro di inferenza dell’IA.

Expedera ha descritto il risultato come un’integrazione pre-silicio convalidata, non come un benchmark su silicio di un cliente. Il sottosistema combinato è progettato per migliorare le prestazioni e l’efficienza energetica, riducendo al contempo latenza, costi e complessità, ma l’annuncio non fornisce misurazioni combinate di questi obiettivi. Le aziende puntano a progetti di inferenza destinati a nodi edge, smartphone, sistemi automobilistici e data center; l’approccio può inoltre essere esteso ad altri processori di segnali digitali Tensilica.

Sharad Chole, responsabile scientifico di Expedera, ha dichiarato che i modelli sono in esecuzione sul sottosistema combinato e che i flussi di lavoro di IA agentica stanno aiutando l’azienda a fornire IP personalizzati più rapidamente, offrendo ai clienti «un percorso più rapido e meno rischioso verso la produzione di soluzioni di IA edge su misura per i loro requisiti di prestazioni e potenza».

Come coprocessore e NPU si suddividono il lavoro

Amol Borkar, direttore del gruppo per la gestione dei prodotti e il marketing del Tensilica Products Group di Cadence, ha dichiarato che il coprocessore affianca la NPU di Expedera nelle fasi di pre-elaborazione e post-elaborazione e nel ricorso a operatori alternativi, eseguendo al contempo reti di IA. Questa configurazione ripartisce il lavoro all’interno del sottosistema, invece di assegnare compiti identici a due acceleratori.

Cadence ha progettato il coprocessore per funzionare insieme alle proprie NPU Neo, a NPU sviluppate dai clienti o a IP NPU di terze parti, rendendo l’abbinamento con Expedera un esempio concreto di quest’ultima possibilità. La documentazione del prodotto descrive un’architettura basata su Xtensa che utilizza le tecniche VLIW (parola di istruzione molto lunga) e SIMD (istruzione singola, dati multipli), con istruzioni ottimizzate per operazioni come sigmoid, tanh e ReLU, meno adatte alle NPU.

NeuroEdge 130 può anche impartire istruzioni e comandi a una NPU in qualità di processore di controllo, aggiungendo programmabilità per carichi di lavoro non previsti al momento della progettazione del sottosistema. Si collega tramite AXI o High Bandwidth Direct Interface di Cadence. Il kit di sviluppo software NeuroWeave, basato sullo stack Tensor Virtual Machine, serve a mettere a punto, ottimizzare e distribuire modelli sull’IP di IA di Cadence.

Origin Evolution suddivide le reti neurali in pacchetti, ossia frammenti contigui, e li instrada attraverso blocchi di elaborazione feed-forward, di attenzione e vettoriale. I blocchi gestiscono operazioni, tipi di dati e precisioni diversi; la NPU supporta inoltre LLM, CNN, RNN e livelli personalizzati o a scatola nera. Questo design a pacchetti mira a ridurre i trasferimenti di grandi quantità di dati in memoria, consentendo al contempo a diversi tipi di elaborazione delle reti di condividere un’unica architettura.

I lanci precedenti chiariscono la nuova integrazione

Origin Evolution è stato presentato il 20 maggio 2025 come disponibile, pronto per la produzione e convalidato sul silicio in progetti di produzione dei clienti. I dati annunciati al lancio riguardano esclusivamente la NPU: Expedera dichiara una scalabilità fino a 128 TFLOPS con un singolo core e fino a petaFLOPS e oltre con più core, oltre a una riduzione di oltre il 75% dei trasferimenti verso la memoria esterna per Llama 3.2 1B e Qwen2 1.5B rispetto alle soluzioni alternative.

Cadence aveva analogamente presentato NeuroEdge 130 il 7 maggio 2025, dichiarandone la disponibilità generale e la conformità ai requisiti ISO 26262 per le applicazioni automobilistiche. Cadence ha riferito una riduzione dell’area superiore al 30% e una diminuzione di oltre il 20% della potenza dinamica e del consumo energetico, a parità di prestazioni rispetto ai DSP Tensilica Vision nell’esecuzione di reti e operatori di IA. Questi dati confrontano il coprocessore con i DSP Vision di Cadence; non misurano il nuovo sottosistema Expedera-Cadence.

Per i progettisti di SoC edge, questo sviluppo offre un percorso di integrazione convalidato tra due famiglie di IP esistenti: l’accelerazione basata su pacchetti di Expedera e la gestione programmabile di Cadence degli operatori correlati e dei carichi di lavoro imprevisti. Affronta una sfida pratica dell’inferenza edge — conciliare l’accelerazione specializzata per i calcoli intensivi delle reti con una programmabilità sufficiente ad adattarsi all’evoluzione dei modelli — all’interno di un sottosistema configurabile per diversi obiettivi di prestazioni e potenza.