Andy Nightingale, VP di Product Marketing presso Arteris – Intervista

Andy Nightingale, VP di Product Marketing presso Arteris, è un leader aziendale globale esperto con una vasta esperienza in ingegneria e marketing di prodotto. È un membro certificato della British Computer Society e del Chartered Institute of Marketing, e ha oltre 35 anni di esperienza nel settore high-tech.

Nel corso della sua carriera, Andy ha ricoperto una serie di ruoli, tra cui posizioni di ingegneria e gestione di prodotto in Arm, dove ha trascorso 23 anni. Nel suo attuale ruolo di VP di product marketing presso Arteris, Andy sovrintende gli strumenti di distribuzione del sistema su chip Magillem e i prodotti di rete su chip FlexNoC e Ncore.

Arteris è un catalizzatore per l’innovazione del sistema su chip come principale fornitore di proprietà intellettuale del sistema semiconduttore per l’accelerazione dello sviluppo del sistema su chip. La tecnologia di interconnessione della rete su chip (NoC) e l’integrazione del sistema su chip abilitano una maggiore prestazione del prodotto con un minor consumo di energia e un tempo di commercializzazione più rapido, offrendo flessibilità provata e migliori economie per le società di sistemi e semiconduttori, in modo che i marchi innovativi siano liberi di sognare ciò che verrà dopo.

Con la tua vasta esperienza in Arm e ora alla guida della gestione del prodotto presso Arteris, come è cambiata la tua prospettiva sull’evoluzione della proprietà intellettuale dei semiconduttori e delle tecnologie di interconnessione nel corso degli anni? Quali sono le tendenze chiave che ti entusiasmano di più oggi?

È stato un viaggio straordinario – dalle mie prime giornate trascorse a scrivere test bench per ASIC in Arm all’aiuto per plasmare la strategia del prodotto in Arteris, dove siamo all’avanguardia dell’innovazione della proprietà intellettuale della rete su chip. Tornando al 1999, la complessità del sistema si è accelerata rapidamente, ma l’attenzione era ancora principalmente focalizzata sulla prestazione del processore e sull’integrazione essenziale del sistema su chip. Le metodologie di verifica si stavano evolvendo, ma l’interconnessione era spesso considerata un’infrastruttura fissa – necessaria ma non strategica.

Avanzando fino a oggi, la proprietà intellettuale della rete su chip è diventata un fattore critico per l’abilitazione della scalabilità del sistema su chip, dell’efficienza energetica e della prestazione dell’AI/ML. L’ascesa dei chiplet, degli acceleratori specifici del dominio e delle architetture multi-die ha posto una pressione enorme sulle tecnologie di interconnessione per renderle più adattive, innovative, fisicamente e software-aware.

Una delle tendenze più entusiasmanti che vedo è la convergenza dell’AI e del design dell’interconnessione. In Arteris, stiamo esplorando come il machine learning possa ottimizzare le topologie della rete su chip, instradare intelligentemente il traffico di dati e persino anticipare la congestione per migliorare la prestazione in tempo reale. Questo non riguarda solo la velocità – riguarda il rendere i sistemi più innovativi e reattivi.

Ciò che mi entusiasma è come la proprietà intellettuale dei semiconduttori stia diventando più accessibile agli innovatori dell’AI. Con la configurazione della proprietà intellettuale del sistema su chip a livello alto e strati di astrazione, le startup nel settore automobilistico, robotico e AI edge possono ora sfruttare architetture di interconnessione avanzate senza dover avere una profonda conoscenza del design RTL. Quella democratizzazione delle capacità è enorme.

Un altro importante cambiamento è il ruolo della prototipazione virtuale e della modellazione a livello di sistema. Avendo lavorato sugli strumenti ESL all’inizio della mia carriera, è gratificante vedere che quelle metodologie stanno ora abilitando la valutazione precoce dei carichi di lavoro dell’AI, la previsione delle prestazioni e i compromessi architettonici molto prima che il silicio venga prodotto.

In definitiva, il futuro dell’AI dipende da quanto efficientemente spostiamo i dati – non solo da quanto velocemente li elaboriamo. È per questo che credo che l’evoluzione della proprietà intellettuale della rete su chip sia centrale per la prossima generazione di sistemi intelligenti.

Arteris’ FlexGen sfrutta l’automazione guidata dall’AI e il machine learning per automatizzare la generazione della topologia della rete su chip. Come vedi il ruolo dell’AI evolversi nel design del chip nei prossimi cinque anni?

L’AI sta trasformando fondamentalmente il design del chip, e nei prossimi cinque anni il suo ruolo diventerà ancora più importante – da strumento di produttività a partner di design intelligente. In Arteris, stiamo già vivendo quel futuro con FlexGen, dove l’AI, i metodi formali e il machine learning sono centrali nell’automatizzazione dell’ottimizzazione della topologia della rete su chip e dei flussi di lavoro di integrazione del sistema su chip.

Ciò che distingue FlexGen è la sua combinazione di algoritmi di apprendimento automatico – tutti combinati per inizializzare i floorplan dalle immagini, generare topologie, configurare gli orologi, ridurre le crossing dei domini dell’orologio e ottimizzare la topologia della connettività e la sua posizione e larghezza di banda di instradamento, semplificando la comunicazione tra i blocchi IP. Inoltre, tutto ciò viene fatto in modo deterministico, il che significa che i risultati possono essere riprodotti e gli aggiustamenti incrementali possono essere apportati, abilitando risultati prevedibili e di alta qualità per utilizzi che vanno dall’assistenza all’AI per un designer di sistema su chip esperto alla creazione della giusta rete su chip per un principiante.

Nei prossimi cinque anni, il ruolo dell’AI nel design del chip si sposterà dall’assistenza ai designer umani alla progettazione e ottimizzazione congiunta – imparando da ogni iterazione, navigando la complessità del design in tempo reale e accelerando infine la consegna di chip pronti per l’AI. Vediamo l’AI non solo rendere i chip più veloci, ma rendere i chip più veloci più intelligenti.

L’industria dei semiconduttori sta assistendo a un’innovazione rapida con l’AI, l’HPC e le architetture multi-die. Quali sono le sfide più grandi che il design della rete su chip deve risolvere per stare al passo con questi progressi?

Man mano che l’AI, l’HPC e le architetture multi-die spingono una complessità senza precedenti, la sfida più grande per il design della rete su chip è la scalabilità senza sacrificare la potenza, le prestazioni o il tempo di commercializzazione. Oggi i chip presentano decine o centinaia di blocchi IP, ognuno con esigenze diverse in termini di larghezza di banda, latenza e potenza. Gestire questa diversità – attraverso più die, domini di tensione e vincoli di floorplan – richiede soluzioni di rete su chip che vadano ben oltre i metodi manuali.

Le tecnologie di soluzione della rete su chip come FlexGen aiutano ad affrontare i principali collo di bottiglia: minimizzare la lunghezza del filo, massimizzare la larghezza di banda, allinearsi con i vincoli fisici e fare tutto ciò con velocità e ripetibilità.

Il futuro della rete su chip deve anche essere automation-first e abilitato dall’AI, con strumenti in grado di adattarsi ai floorplan in evoluzione, alle architetture basate su chipset e ai cambiamenti tardivi senza richiedere una completa rielaborazione. Questo è l’unico modo per stare al passo con i cicli di design dei moderni sistemi su chip e le loro esigenze eterogenee e garantire una connettività efficiente e scalabile al cuore dei prossimi semiconduttori.

Il mercato dei chipset AI è destinato a crescere in modo significativo. Come si posiziona Arteris per supportare le crescenti esigenze dei carichi di lavoro dell’AI, e quali vantaggi unici offre FlexGen in questo spazio?

Arteris non è solo in una posizione unica per supportare il mercato dei chiplet AI, ma lo sta già facendo da anni consegnando soluzioni di proprietà intellettuale della rete su chip automatizzate e scalabili progettate per le esigenze dei carichi di lavoro dell’AI, tra cui l’AI generativa e i modelli di linguaggio (LLM) – supportando alta larghezza di banda, bassa latenza e efficienza energetica attraverso architetture sempre più complesse. FlexGen, come nuovo aggiunta alla linea di prodotti di proprietà intellettuale della rete su chip di Arteris, svolgerà un ruolo ancora più significativo nella rapida creazione di topologie ottimali adatte a diversi sistemi su chip eterogenei e su larga scala.

FlexGen offre progettazione incrementale, modalità di completamento parziale e ricerca di percorso avanzata per ottimizzare dinamicamente le configurazioni della rete su chip senza ridisegnare completamente – critico per i chip AI che evolvono durante lo sviluppo.

I nostri clienti stanno già integrando la tecnologia Arteris nei sistemi multi-die e basati su chiplet, instradando efficientemente il traffico mentre rispettano i vincoli del floorplan e del dominio dell’orologio su ogni chiplet. La connettività multi-die non coerente è supportata su interfacce standard fornite da controller di terze parti.

Man mano che la complessità dei chip AI cresce, così cresce anche la necessità di automazione, adattabilità e velocità. FlexGen fornisce tutte e tre, aiutando i team a costruire interconnessioni più intelligenti – più velocemente – in modo che possano concentrarsi su ciò che conta: migliorare le prestazioni dell’AI su larga scala.

Con l’ascesa di RISC-V e del silicio personalizzato per l’AI, come si differenzia l’approccio di Arteris al design della rete su chip dalle architetture di interconnessione tradizionali?

Le architetture di interconnessione tradizionali erano principalmente costruite per progetti a funzione fissa, ma oggi il silicio personalizzato dell’AI e RISC-V richiede un approccio più configurabile, scalabile e automatizzato rispetto a una soluzione unica che si adatta a tutti. È qui che Arteris si distingue. La nostra proprietà intellettuale della rete su chip, in particolare con FlexGen, è progettata per adattarsi alla diversità e alla modularità dei moderni sistemi su chip, inclusi core personalizzati, acceleratori e chiplet, come menzionato in precedenza.

FlexGen consente ai designer di generare e ottimizzare topologie che riflettono le caratteristiche uniche dei carichi di lavoro, sia che si tratti di percorsi a bassa latenza per l’inferenza dell’AI o percorsi ad alta larghezza di banda per la memoria condivisa attraverso cluster RISC-V. A differenza delle interconnessioni statiche, gli algoritmi di FlexGen adattano ogni rete su chip all’architettura del chip attraverso domini dell’orologio, isole di tensione e vincoli di floorplan.

Di conseguenza, Arteris consente ai team che costruiscono silicio personalizzato di muoversi più velocemente, ridurre i rischi e ottenere il massimo dalle loro progettazioni altamente differenziate – qualcosa che le interconnessioni tradizionali non erano state progettate per gestire.

FlexGen afferma di offrire un miglioramento di 10 volte nella velocità di iterazione del design. Puoi spiegarci come l’automazione riduce la complessità e accelera il tempo di commercializzazione per i designer di sistema su chip?

FlexGen consegna un miglioramento di 10 volte nella velocità di iterazione del design automatizzando alcune delle attività più complesse e lunghe nel design della rete su chip. Invece di configurare manualmente le topologie, risolvere i domini dell’orologio o ottimizzare le rotte, i designer utilizzano il motore fisicamente consapevole e guidato dall’AI di FlexGen per gestire questi in poche ore (o meno) – attività che tradizionalmente richiedevano settimane.

Come menzionato in precedenza, la modalità di completamento parziale può automaticamente completare anche progetti completati parzialmente, preservando l’intento manuale mentre accelera la chiusura della temporizzazione.

Il risultato è un flusso di design più veloce, più preciso e più facile da iterare, che consente ai team del sistema su chip di esplorare più opzioni architettoniche, rispondere ai cambiamenti tardivi e arrivare sul mercato più velocemente – con risultati di alta qualità e minor rischio di rielaborazione costosa.

Una delle caratteristiche di spicco di FlexGen è la riduzione della lunghezza del filo, che migliora l’efficienza energetica. Come ciò influenza le prestazioni complessive del chip, in particolare in applicazioni sensibili alla potenza come l’AI edge e il calcolo mobile?

La lunghezza del filo influenza direttamente il consumo di energia, la latenza e l’efficienza complessiva del chip – sia nelle applicazioni cloud AI/HPC che utilizzano nodi più avanzati, sia nelle applicazioni di inferenza dell’AI edge dove ogni milliwatt conta. La capacità di FlexGen di ridurre automaticamente la lunghezza del filo – spesso fino al 30% – significa percorsi di dati più brevi, minor capacitività e minore assorbimento di potenza dinamica.

In termini reali, ciò si traduce in una minore generazione di calore, una vita della batteria più lunga e una migliore prestazione per watt, tutti fattori critici per i carichi di lavoro dell’AI ai margini o in ambienti mobili e cloud, influenzando direttamente il costo totale di proprietà (TCO). Ottimizzando la topologia della rete su chip con il posizionamento e l’instradamento guidati dall’AI, FlexGen garantisce che gli obiettivi di prestazione vengano raggiunti senza sacrificare l’efficienza energetica – rendendolo un adattamento ideale per i progetti sensibili all’energia di oggi e di domani.

Arteris ha collaborato con importanti aziende di semiconduttori nel settore dei data center dell’AI, automobilistico, consumer, comunicazioni e elettronica industriale. Puoi condividere informazioni su come FlexGen viene adottato in questi settori?

La proprietà intellettuale della rete su chip di Arteris vede un’adozione forte in tutti i mercati, in particolare per chiplet e sistemi su chip di fascia alta e più avanzati. Ciò è perché affronta le principali sfide di ogni settore: prestazioni, efficienza energetica e complessità del design, preservando al contempo la funzionalità e le aree di base.

Nel settore automobilistico, ad esempio, aziende come Dream Chip utilizzano FlexGen per accelerare l’intersezione dell’AI e della sicurezza per la guida autonoma, sfruttando Arteris per il design del loro SoC ADAS, rispettando al contempo rigorosi vincoli di potenza e sicurezza. L’ottimizzazione intelligente della rete su chip e la generazione di FlexGen aiutano a gestire le massive esigenze di larghezza di banda nei data center, in particolare per l’addestramento dell’AI e i carichi di lavoro di accelerazione complessivi.

FlexGen fornisce un percorso rapido e ripetibile verso architetture di rete su chip ottimizzate per l’elettronica industriale, dove i cicli di design sono stretti e la longevità del prodotto è fondamentale. I clienti apprezzano il suo flusso di design incrementale, l’ottimizzazione basata sull’AI e la capacità di adattarsi rapidamente alle esigenze in evoluzione, rendendo FlexGen un pilastro per lo sviluppo del prossimo sistema su chip.

L’industria della catena di approvvigionamento dei semiconduttori ha affrontato significative interruzioni negli ultimi anni. Come sta adattando la sua strategia Arteris per garantire che le soluzioni di rete su chip rimangano accessibili e scalabili nonostante queste sfide?

Arteris risponde alle interruzioni della catena di approvvigionamento raddoppiando gli sforzi su ciò che rende le soluzioni di rete su chip resilienti e scalabili: automazione, flessibilità e compatibilità dell’ecosistema.

FlexGen aiuta i clienti a progettare più velocemente e a rimanere più agili per adattarsi alla disponibilità di silicio in evoluzione, ai cambiamenti dei nodi o alle strategie di confezionamento. Sia che stiano facendo progetti derivati o creando nuove interconnessioni da zero.

Sosteniamo anche i clienti con diversi nodi di processo, fornitori di IP e ambienti di progettazione, garantendo che i clienti possano distribuire le soluzioni Arteris indipendentemente dalla loro fonderia, strumenti EDA o architettura del sistema su chip.

Riducendo la dipendenza da qualsiasi parte della catena di approvvigionamento e abilitando un design più rapido e iterativo, stiamo aiutando i clienti a deriskare i loro progetti e a rimanere sui tempi – anche in tempi incerti.

Guardando avanti, quali sono i più grandi cambiamenti che ti aspetti nello sviluppo del sistema su chip, e come si sta preparando Arteris per essi?

Uno dei più grandi cambiamenti nello sviluppo del sistema su chip è il passaggio verso architetture eterogenee, progetti basati su chiplet e carichi di lavoro centrati sull’AI. Queste tendenze richiedono interconnessioni molto più flessibili, scalabili e intelligenti – qualcosa che i metodi tradizionali non possono gestire.

Arteris si sta preparando investendo nell’automazione guidata dall’AI, come si vede in FlexGen, e ampliando il supporto per sistemi multi-die, domini di clock e potenza complessi e cambiamenti tardivi del floorplan. Ci concentriamo anche sull’abilitazione del design incrementale, dell’iterazione più rapida e dell’integrazione senza problemi dell’IP – in modo che i nostri clienti possano stare al passo con i cicli di sviluppo in contrazione e la crescente complessità.

Il nostro obiettivo è garantire che i team del sistema su chip (e del chiplet) rimangano agili, che stiano costruendo per l’AI edge, l’AI cloud o qualsiasi cosa ci sia in mezzo, fornendo sempre la migliore potenza, prestazione e area (PPA) indipendentemente dalla complessità del design, dall’architettura XPU e dal nodo di fonderia utilizzato.

Grazie per la grande intervista, i lettori che desiderano saperne di più possono visitare Arteris.