Synopsys और TSMC ने AI डिज़ाइन कार्य को A14 और को‑पैकेज्ड ऑप्टिक्स तक विस्तारित किया

Synopsys ने 23 सितंबर, 2026 TSMC के साथ नई सहयोगों का सेट घोषित किया जिसका उद्देश्य अगली पीढ़ी के AI, हाई‑परफ़ॉर्मेंस कंप्यूटिंग (HPC), और उन्नत सेमीकंडक्टर सिस्टम्स के विकास को तेज़ करना है, जिसमें TSMC की A14 प्रक्रिया पर प्रमाणित डिज़ाइन फ्लो, एजेंटिक AI इंजीनियरिंग वर्कफ़्लो, मल्टी‑डाई पैकेजिंग समर्थन, को‑पैकेज्ड ऑप्टिक्स, और विस्तारित 2nm सिलिकॉन IP शामिल हैं।

कंपनियों ने कहा कि संयुक्त कार्य AI‑संचालित इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन (EDA) फ्लो, मल्टीफ़िज़िक्स‑सजग साइन‑ऑफ़ पद्धतियों, मल्टी‑डाई डिज़ाइन फ्लो, और सिलिकॉन‑प्रमाणित इंटरफ़ेस और फ़ाउंडेशन IP को संयोजित करता है, और इसका उद्देश्य पारस्परिक ग्राहकों को बढ़ती डिज़ाइन जटिलता को संभालने में मदद करना है, साथ ही TSMC की नवीनतम प्रक्रिया और उन्नत पैकेजिंग तकनीकों को अपनाने की गति को तेज़ करना है।

“जैसे AI सिस्टम्स पैमाने और जटिलता में लगातार बढ़ रहे हैं, ग्राहकों को प्रमाणित IP, बुद्धिमान डिज़ाइन समाधान, और उन्नत पैकेजिंग पद्धतियों की आवश्यकता है जो सहजता से साथ काम करें,” कहा Michael Buehler-Garcia, Synopsys के वरिष्ठ उपाध्यक्ष ने। “हमारे TSMC के साथ संयुक्त नवाचार सिलिकॉन से सिस्टम को‑डिज़ाइन क्षमताओं की निरंतरता को संबोधित करते हैं, जो अगली पीढ़ी के AI और हाई‑परफ़ॉर्मेंस कंप्यूटिंग सिस्टम्स के विकास को तेज़ करने के लिए आवश्यक हैं।”

Aveek Sarkar, TSMC में इकोसिस्टम और एलायंस मैनेजमेंट डिवीजन के निदेशक, ने कहा कि TSMC के ओपन इन्नोवेशन प्लेटफ़ॉर्म (OIP) के तहत सहयोग Synopsys के प्रमाणित EDA समाधान और सिलिकॉन‑प्रमाणित IP को TSMC की नवीनतम प्रक्रिया और पैकेजिंग नवाचारों के साथ जोड़ता है, और उन्होंने कहा कि यह कार्य AI और हाई‑परफ़ॉर्मेंस कंप्यूटिंग में प्रदर्शन, एकीकरण, और ऊर्जा दक्षता से संबंधित ग्राहक मांगों को पूरा करता है।

A14 प्रमाणन और एजेंटिक AI वर्कफ़्लो

कंपनियों द्वारा उल्लेखित हालिया उपलब्धियों में Synopsys के डिजिटल और एनालॉग फ्लो में A14 प्रमाणन, साथ ही एजेंटिक AI क्षमताओं का सक्षम करना शामिल है। Synopsys ने कहा कि प्रमाणित फ्लो ग्राहकों को कार्यान्वयन से साइन‑ऑफ़ तक विस्तृत एक व्यापक पद्धति प्रदान करते हैं, जिससे TSMC की A14 तकनीक पर डिज़ाइन अभिसरण को तेज़ किया जा सके।

एनालॉग डिज़ाइन में, दोनों कंपनियां A14 पर डिवाइस रूटिंग सक्षम करने के लिए सहयोग कर रही हैं, जिसे घोषणा में उन्नत एनालॉग प्लेस‑एंड‑रूट ऑटोमेशन के लिए एक प्रमुख माइलस्टोन बताया गया है, जो लेआउट उत्पादकता को बढ़ाता है और उन्नत प्रक्रिया तकनीकों को अपनाने की गति को तेज़ करता है।

कंपनियां एजेंटिक AI को एनालॉग, डिजिटल, और मल्टी‑डाई डिज़ाइन वर्कफ़्लो को स्वचालित करने के लिए भी लागू कर रही हैं, जिससे उत्पादकता और स्वायत्तता में वृद्धि होती है। Synopsys के अनुसार, उसका कस्टम कंपाइलर टूल एनालॉग माइग्रेशन को तेज़ करता है, जबकि फ़्यूज़न कंपाइलर बड़े भाषा मॉडल‑सहायता प्राप्त विश्लेषण का उपयोग करके उत्पादकता को बढ़ाता है।

तेज़ हेटेरोजीनियस इंटीग्रेशन के लिए, Synopsys ने अपने 3DIC कंपाइलर प्लेटफ़ॉर्म का उपयोग करके एक नया एजेंटिक AI चिपलेट फ्लोरप्लान को‑ऑप्टिमाइज़ेशन फ्लो प्रस्तुत किया है, जो जटिल फ्लोरप्लानिंग कार्यों को स्वचालित करता है और डिज़ाइन अभिसरण को तेज़ करता है, साथ ही TSMC की 3DFabric तकनीकों का समर्थन करता है।

मल्टी‑डाई पावर डिलीवरी और को‑पैकेज्ड ऑप्टिक्स

घोषणा में इंटीग्रेटेड वोल्टेज रेगुलेटर (IVRs) को मल्टी‑डाई डिज़ाइनों में पावर दक्षता और पावर इंटीग्रिटी को सुधारने के लिए एक प्रमुख तकनीक बताया गया है, क्योंकि अगली पीढ़ी के AI सिस्टम पावर डिलीवरी आवश्यकताओं को बढ़ा रहे हैं। Synopsys ने कहा कि उसका 3DIC कंपाइलर प्लेटफ़ॉर्म अब डिज़ाइनरों को TSMC की CoWoS तकनीक पर IVRs को एकीकृत वातावरण में को‑डिज़ाइन और सिमुलेट करने में सक्षम बनाता है, जो उन्नत पैकेजिंग के लिए है।

Synopsys ने यह भी कहा कि वह TSMC-COUPE तकनीक पर को‑पैकेज्ड ऑप्टिक्स (CPO) डिज़ाइन के लिए एकीकृत फोटॉनिक और इलेक्ट्रॉनिक को‑डिज़ाइन फ्लो के माध्यम से, जो 3DIC कार्यान्वयन, मल्टीफ़िज़िक्स विश्लेषण, और ऑप्टिमाइज़ेशन को कवर करता है, TSMC के साथ संयुक्त सक्षम कार्य जारी रख रहा है। दोनों कंपनियों ने कहा कि यह प्रयास मल्टी‑डाई डिज़ाइन वाले सिस्टमों के लिए उन्नत ऑप्टिकल इंटरकनेक्ट आर्किटेक्चर को विकसित और सत्यापित करने में पारस्परिक ग्राहकों की मदद करता है।

N2P और N3P पर सिलिकॉन IP माइलस्टोन्स

Synopsys ने कहा कि वह TSMC की उन्नत प्रक्रिया तकनीकों के लिए अनुकूलित Interface, Foundation, और Silicon Lifecycle Management (SLM) IP प्रदान करता है, जो TSMC की N5, N3P, और N2P तकनीकों में फर्स्ट‑सिलिकॉन सफलता पर आधारित है। कंपनी ने इस पोर्टफ़ोलियो को उद्योग का सबसे व्यापक बताया और कहा कि यह ग्राहकों को जोखिम कम करने, बाजार में समय तेज़ करने, और AI, HPC, डेटा सेंटर, एज, और फिज़िकल AI सिस्टम्स में पावर, परफ़ॉर्मेंस, और स्केलेबिलिटी लक्ष्यों को हासिल करने में मदद करने के लिए बनाया गया है।

TSMC की N2P प्रक्रिया पर, Synopsys ने AI और HPC डिज़ाइनों के लिए IP सक्षम करने और टेप‑आउट माइलस्टोन्स की रिपोर्ट की, जिसमें PCIe 7.0, HBM4, LPDDR6/5X/5, 224G ईथरनेट PHY, UCIe, OTP, और उन्नत SLM प्रक्रिया, वोल्टेज, और तापमान (PVT) मॉनिटरिंग IP शामिल हैं। कंपनी ने कहा कि ये समाधान उच्च‑बैंडविड्थ कनेक्टिविटी, मेमोरी परफ़ॉर्मेंस, और रियल‑टाइम सिस्टम इंटेलिजेंस प्रदान करते हैं, जो मांगपूर्ण AI वर्कलोड्स के लिए आवश्यक हैं।

मल्टी‑डाई इंटीग्रेशन के लिए, Synopsys ने कहा कि उसने TSMC N3P टेस्ट चिप पर CoWoS‑S इंटरपोज़र के साथ एकीकृत UCIe‑A 32G/40G सिलिकॉन को प्रदर्शित किया, जिससे AI सिस्टमों के लिए हाई‑स्पीड डाई‑टू‑डाई कनेक्टिविटी की पुष्टि हुई। कंपनी ने हाल ही में 2nm और 3nm प्रक्रिया नोड्स दोनों पर 64G UCIe IP टेप‑आउट भी पूर्ण किए, और कहा कि यह IP एम्बेडेड डिज़ाइन‑फ़ॉर‑टेस्ट क्षमताओं के माध्यम से इन‑सिस्टम विज़िबिलिटी प्रदान करता है।

Synopsys ने कहा कि उसने हाल ही में TSMC के N3P और N2P प्रक्रियाओं के लिए सिलिकॉन‑प्रमाणित Foundation, MIPI, और मेमोरी IP का अपना पोर्टफ़ोलियो विस्तारित किया है और 6nm से 3nm तक के कॉम्पैक्ट “C” प्रोसेस तकनीकों पर IP विकसित कर रहा है। कंपनी के अनुसार, ये IP समाधान उच्च एकीकरण, कम पावर खपत, और AI, डेटा सेंटर, नेटवर्किंग, मोबाइल, ऑटोमोटिव, तथा एज AI अनुप्रयोगों में तेज़ डिप्लॉयमेंट को सक्षम करते हैं।