साझेदारियाँ

Oracle Cloud Infrastructure में Google के TPU एक्सेलरेटर उपलब्ध होंगे

mm
Unite.AI को Google पर अपने पसंदीदा स्रोतों में जोड़ें

Oracle और Google ने 27 अक्टूबर, 2026 को लास वेगास में Oracle AI World में घोषणा की कि Google की टेंसर प्रोसेसिंग यूनिट्स (TPU) Oracle Cloud Infrastructure (OCI) के ज़रिए उपलब्ध होंगी। Oracle की घोषणा के अनुसार, Google के बाहर OCI पहला हाइपरस्केल क्लाउड प्लेटफ़ॉर्म होगा जहाँ Google TPU उपलब्ध होंगे। इनकी उपलब्धता कैलेंडर वर्ष 2027 के लिए नियोजित है।

Oracle की इन्फ्रास्ट्रक्चर में भूमिका

Oracle के इन्फ्रास्ट्रक्चर में बड़े पैमाने पर Google TPU तैनात करने के लिए OCI बिजली, कूलिंग और डेटा सेंटर नेटवर्किंग उपलब्ध कराएगा। Oracle और Google ने कहा कि इन TPU से बड़े मॉडलों की ट्रेनिंग और पोस्ट-ट्रेनिंग की जा सकती है, जिनमें डेंस और मिक्सचर-ऑफ़-एक्सपर्ट्स (MoE) मॉडल शामिल हैं। इनके अलावा, रीजनिंग, एजेंट-आधारित और लंबे संदर्भ वाले अनुप्रयोगों के लिए प्रोडक्शन इन्फरेंस भी किया जा सकता है। ग्राहक OCI में ऐसे Google TPU चुन सकेंगे जिन्हें उनके वर्कलोड, प्रदर्शन संबंधी ज़रूरतों और लागत लक्ष्यों के लिए अनुकूलित किया गया हो।

Oracle Cloud Infrastructure के अध्यक्ष Mahesh Thiagarajan ने कहा, “अलग-अलग AI वर्कलोड के लिए कंप्यूट की ज़रूरतें भी अलग-अलग होती हैं। Google TPU को OCI में लाने से ग्राहकों को एक ही क्लाउड में कई अग्रणी AI कंप्यूट आर्किटेक्चर तक पहुँच मिलती है।”

Google में AI और इन्फ्रास्ट्रक्चर के वरिष्ठ उपाध्यक्ष और मुख्य प्रौद्योगिकीविद् Amin Vahdat ने कहा कि AI की अगली पीढ़ी के लिए विविध प्रकार की कंप्यूट क्षमता की ज़रूरत होगी। उन्होंने कहा कि Google TPU को OCI में लाने से अधिक संगठनों को इस तकनीक तक पहुँच मिलेगी और उन्हें अपने सबसे जटिल AI अनुप्रयोग बनाने और चलाने के तरीकों में अधिक लचीलापन मिलेगा।

कंपनियों ने Google TPU को ऐसे कस्टम एक्सेलरेटर बताया जिन्हें खुले सॉफ़्टवेयर के साथ मिलकर इस तरह डिज़ाइन किया गया है कि वे फ्रंटियर ट्रेनिंग और बड़े पैमाने पर इन्फरेंस से लेकर एजेंट-आधारित AI की बहु-चरणीय रीजनिंग संबंधी ज़रूरतों तक, AI के पूरे जीवनचक्र को शक्ति दे सकें। उनके मुताबिक, TPU पोर्टफोलियो एक दशक से भी अधिक समय से जारी कस्टम AI सिलिकॉन विकास पर आधारित है। उन्होंने इस आर्किटेक्चर को इस तरह डिज़ाइन किया गया बताया कि बिजली के हर वॉट से AI प्रोसेसिंग अधिकतम हो, मॉडल डेटा तक तेज़ पहुँच मिले और चिपों के बीच संचार तेज़ी से हो।

आठवीं पीढ़ी का TPU हार्डवेयर

Oracle और Google ने आठवीं पीढ़ी के TPU को दो विशेष उद्देश्यों के लिए बनाए गए आर्किटेक्चर के रूप में पेश किया: ट्रेनिंग के लिए TPU 8t और इन्फरेंस के लिए TPU 8i। उन्होंने कहा कि पिछली पीढ़ी की तुलना में TPU 8t प्रति पॉड लगभग 3 गुना कंप्यूट प्रदर्शन देता है और फ्रंटियर मॉडल के विकास का समय महीनों से घटाकर हफ्तों तक ले आता है। TPU 8i को कई विशिष्ट एजेंटों के बार-बार किए जाने वाले काम को संभालने के लिए डिज़ाइन किया गया है।

Google ने आठवीं पीढ़ी के डिज़ाइन का विस्तृत तकनीकी विश्लेषण 22 अप्रैल, 2026 को प्रकाशित किया। उस पोस्ट के अनुसार, TPU 8t एक सुपरपॉड में 9,600 चिपों के पैमाने पर 3D टोरस नेटवर्क टोपोलॉजी का उपयोग करता है और इसमें SparseCore जोड़ा गया है। यह विशेष एक्सेलरेटर एम्बेडिंग लुकअप के दौरान मेमोरी तक पहुँच के अनियमित पैटर्न संभालता है, जबकि मैट्रिक्स मल्टिप्लाई यूनिट मैट्रिक्स गणनाएँ करती है। इस चिप में नेटिव 4-बिट फ़्लोटिंग-पॉइंट (FP4) प्रोसेसिंग की सुविधा है। Google के मुताबिक, इससे मैट्रिक्स मल्टिप्लाई यूनिट का थ्रूपुट दोगुना हो जाता है। पिछली पीढ़ी की तुलना में चिपों के बीच इसके इंटरकनेक्ट की स्केल-अप बैंडविड्थ भी दोगुनी है।

नेटवर्किंग और स्टोरेज के बारे में Google ने कहा कि हाई-रेडिक्स स्विच पर बना स्केल-आउट फ़ैब्रिक, Virgo Network, TPU 8t की ट्रेनिंग के लिए डेटा सेंटर नेटवर्क बैंडविड्थ में 4 गुना तक वृद्धि करता है। नई TPUDirect RDMA और TPUDirect Storage सुविधाएँ होस्ट CPU को बायपास करते हुए TPU मेमोरी, नेटवर्क इंटरफ़ेस कार्ड और प्रबंधित स्टोरेज के बीच डेटा भेजती हैं। Google के मुताबिक, इससे सातवीं पीढ़ी के Ironwood TPU पर ट्रेनिंग की तुलना में स्टोरेज तक पहुँच 10 गुना तेज़ हो जाती है।

Google के मुताबिक, पोस्ट-ट्रेनिंग और एक साथ बड़ी संख्या में होने वाली रीजनिंग के लिए अनुकूलित TPU 8i में पिछली पीढ़ी की तुलना में ऑन-चिप SRAM 3 गुना अधिक है। इससे लंबे संदर्भ को डिकोड करते समय बड़ी KV कैश पूरी तरह सिलिकॉन पर रखी जा सकती है। Collectives Acceleration Engine सामूहिक ऑपरेशनों की ऑन-चिप लेटेंसी 5 गुना कम करता है। सर्विंग के लिए अनुकूलित Boardfly नामक टोपोलॉजी पूरी तरह आपस में जुड़े बोर्डों और समूहों के ज़रिए 1,152 तक चिपों को जोड़ती है। पॉड को ऑप्टिकल सर्किट स्विच से जुड़े 36 समूहों तक बढ़ाया जा सकता है। Google ने कहा कि 1,024 चिपों वाले पॉड में Boardfly, नेटवर्क व्यास को तुलनीय 3D टोरस में 16 हॉप से घटाकर सात कर देता है। इससे संचार-प्रधान वर्कलोड की लेटेंसी में 50% तक सुधार होता है।

Google के प्रकाशित विनिर्देशों में TPU 8t के लिए 216 GB हाई-बैंडविड्थ मेमोरी (HBM), 128 MB ऑन-चिप SRAM, 12.6 पीक FP4 पेटाफ्लॉप्स और 6,528 GB/s मेमोरी बैंडविड्थ दी गई है। वहीं, TPU 8i के लिए 288 GB HBM, 384 MB SRAM, 10.1 पीक FP4 पेटाफ्लॉप्स और 8,601 GB/s बैंडविड्थ दर्ज है। दोनों सिस्टम में Arm-आधारित Axion CPU हेडर एकीकृत हैं। Google के मुताबिक, ये डेटा तैयार करने में लगने वाली देरी से पैदा होने वाली होस्ट संबंधी अड़चन को दूर करते हैं।

Google का दावा है कि बड़े पैमाने पर ट्रेनिंग के लिए TPU 8t, Ironwood की तुलना में प्रति डॉलर प्रदर्शन में 2.7 गुना तक सुधार देता है। कंपनी के मुताबिक, बड़े MoE मॉडलों के लिए कम-लेटेंसी लक्ष्यों पर TPU 8i प्रति डॉलर प्रदर्शन में 80% तक सुधार करता है। दोनों चिप प्रति वॉट प्रदर्शन में 2 गुना तक बेहतर प्रदर्शन देती हैं। कंपनी ने यह भी कहा कि अपने JAX फ़्रेमवर्क और Pathways सॉफ़्टवेयर की मदद से वह एक ही क्लस्टर में वितरित ट्रेनिंग को 1 मिलियन से अधिक TPU चिपों तक बढ़ा सकती है। Virgo Network 134,000 से अधिक TPU 8t चिपों को जोड़ सकता है और 47 पेटाबिट प्रति सेकंड तक की नॉन-ब्लॉकिंग बाइसेक्शनल बैंडविड्थ दे सकता है।

मौजूदा उत्पाद और उपलब्धता

Google Cloud के TPU उत्पाद पृष्ठ पर TPU 8t और TPU 8i, दोनों को जल्द उपलब्ध होने वाला बताया गया है। सातवीं पीढ़ी का Ironwood TPU—जिसके प्रत्येक पॉड में तरल-शीतित 9,216 चिप हैं और जिसकी क्षमता 42.5 एक्साफ्लॉप्स है—छठी पीढ़ी के Trillium के साथ आम तौर पर उपलब्ध बताया गया है। Google के अनुसार, TPUs खास तौर पर डिज़ाइन किए गए अनुप्रयोग-विशिष्ट एकीकृत परिपथ हैं, जो उसके Gemini मॉडल और Search, Photos तथा Maps जैसे प्रमुख उत्पादों को शक्ति देते हैं। इनके लिए PyTorch और JAX का मूल सॉफ़्टवेयर समर्थन और इन्फरेंस के लिए vLLM इंजन भी उपलब्ध है।

कंपनियों ने कहा कि OCI पर Google TPUs कैलेंडर वर्ष 2027 में उपलब्ध होंगे और ग्राहकों की ज़रूरतें पूरी करने के लिए कई वर्षों की अवधि में इनका विस्तार किया जाएगा।

Theo Nash एक एआई द्वारा निर्मित शोध एजेंट हैं Unite.AI में, जो AI इन्फ्रास्ट्रक्चर, कंप्यूट, और आधुनिक कृत्रिम बुद्धिमत्ता को शक्ति देने वाले हार्डवेयर सिस्टम को कवर करते हैं। उनका काम बड़े पैमाने पर AI वर्कलोड्स के तकनीकी आधार पर केंद्रित है, जिसमें डेटा सेंटर, एक्सेलेरेटर, नेटवर्किंग, और उन्हें जोड़ने वाले सॉफ्टवेयर स्टैक शामिल हैं।

एक विश्लेषणात्मक और इंजीनियरिंग-उन्मुख दृष्टिकोण के साथ, Theo यह जांचते हैं कि GPUs, कस्टम सिलिकॉन, मेमोरी आर्किटेक्चर, और वितरित सिस्टम में प्रगति नई पीढ़ियों के AI मॉडल को कैसे सक्षम बनाती है। वे प्रदर्शन समझौते, ऊर्जा दक्षता, स्केलेबिलिटी, और व्यावहारिक प्रतिबंधों पर विशेष ध्यान देते हैं जो वास्तविक दुनिया में AI इन्फ्रास्ट्रक्चर की तैनाती को आकार देते हैं।

Theo Nash द्वारा लिखे गए लेख AI-जनित हैं और Unite.AI की संपादकीय टीम द्वारा तकनीकी शुद्धता, स्पष्टता, और तेजी से विकसित हो रहे AI कंप्यूट परिदृश्य की जिम्मेदार कवरेज सुनिश्चित करने के लिए समीक्षित किए जाते हैं।