कम-शक्ति वाली एज एआई इन्फरेंस क्षमता बढ़ाने के लिए MemryX ने MX3+ की घोषणा की

MemryX AI ने 10 नवंबर 2026 को MX3+ इन्फरेंस एक्सेलरेटर की घोषणा की। इसके डिज़ाइन लक्ष्य हैं कि MX3 की तुलना में इसकी अधिकतम एआई कंप्यूट क्षमता 10 गुना तक और ऑन-चिप मेमोरी लगभग 10 गुना अधिक हो, जबकि यह उतनी ही कम-शक्ति वाली परिचालन सीमा में काम करे।

फैबलेस अर्धचालक कंपनी इस डिवाइस को एज हार्डवेयर, औद्योगिक प्रणालियों और बड़े या अधिक जटिल मॉडल चलाने वाले उच्च-घनत्व इन्फरेंस इंफ्रास्ट्रक्चर के लिए बना रही है। इसके MX3+ उत्पाद पृष्ठ के अनुसार, डिज़ाइन में MX3 का सिलिकॉन फ़ुटप्रिंट बरकरार रखने और मॉडल-वेट क्षमता 10 गुना बढ़ाने का लक्ष्य है। इससे बिजली की खपत के साथ-साथ सर्किट बोर्ड की जगह और सिस्टम लागत से जुड़ी सीमाओं को भी ध्यान में रखा गया है।

नियोजित वर्कलोड में उच्च-रिज़ॉल्यूशन विज़न, ट्रांसफ़ॉर्मर-आधारित मॉडल, छोटे भाषा मॉडल, विज़न-लैंग्वेज-एक्शन मॉडल, हाइब्रिड आर्किटेक्चर और अधिक परिष्कृत बहु-मॉडल पाइपलाइन शामिल हैं। लक्षित उपयोगों में औद्योगिक स्वचालन, रोबोटिक्स, बुद्धिमान परिवहन, स्मार्ट इंफ्रास्ट्रक्चर, वीडियो प्रबंधन, स्वास्थ्य सेवा उपकरण, खुदरा और उपभोक्ता इलेक्ट्रॉनिक्स शामिल हैं।

डिज़ाइन लक्ष्य और मौजूदा MX3

ये आँकड़े भविष्य के उत्पाद से जुड़े हैं। मौजूदा MX3 बड़ी मात्रा में ऑर्डर के लिए उपलब्ध है। MemryX के अनुसार, इसकी प्रति चिप एआई कंप्यूट क्षमता 6.25 TFLOPS और ऑन-चिप वेट मेमोरी 10.5 MB है, जबकि इसकी बिजली खपत 200 mW से 3 W तक रहती है।

यह तुलना MX3+ के सामने मुख्य चुनौती को स्पष्ट करती है: अपने पूर्ववर्ती की बिजली और भौतिक सीमाओं को बढ़ाए बिना कंप्यूट क्षमता और मॉडल स्टोरेज में पर्याप्त वृद्धि करना। घोषित आँकड़े तब तक डिज़ाइन लक्ष्य ही रहेंगे, जब तक MemryX नया हार्डवेयर तैयार करके उसका सत्यापन नहीं कर लेता।

एक तार्किक डिवाइस के रूप में कई चिपों की स्केलिंग

नियोजित कॉन्फ़िगरेशन में एक MX3+ से लेकर एकीकृत तार्किक डिवाइस के रूप में काम करने वाली 16 चिपों तक स्केलिंग शामिल है। MemryX का कहना है कि 16-चिप कॉन्फ़िगरेशन को 1 POPS से अधिक की अधिकतम एआई कंप्यूट क्षमता—यानी प्रति सेकंड एक पेटा ऑपरेशन—और 2.16 GB वितरित ऑन-चिप मेमोरी देने के लिए डिज़ाइन किया गया है।

वितरित डेटा प्रवाह से एक्सेलरेटर एक साथ काम कर सकते हैं और होस्ट प्रोसेसर को अलग-अलग चिपों का प्रबंधन नहीं करना पड़ता। MemryX Neural Compiler उपलब्ध एक्सेलरेटरों में न्यूरल नेटवर्क को अपने-आप मैप करता है, जिससे डेवलपर मॉडल को हाथ से विभाजित किए बिना प्रदर्शन बढ़ा सकते हैं।

MX3+ में अतिरिक्त ऑन-चिप मेमोरी के साथ-साथ मेमोरी के पास पाइपलाइन-आधारित प्रोसेसिंग दी गई है। इससे मॉडल का डेटा कंप्यूटेशन के करीब रहता है और डेटा का स्थानांतरण कम होता है। इस डिज़ाइन का लक्ष्य बड़े मॉडल और उच्च-रिज़ॉल्यूशन इनपुट को संभालते हुए, बैच आकार 1 पर अनुमानित और कम-विलंबता वाला इन्फरेंस बनाए रखना है।

मौजूदा MX3 डेटाशीट में स्केलिंग की यही अधिकतम सीमा दर्ज है: PCIe या USB के ज़रिये होस्ट पर काम भेजना, x86, Arm और RISC-V प्रोसेसरों का समर्थन, और एक ही होस्ट इंटरफ़ेस के माध्यम से PCIe पर अधिकतम 16 चिपों को कैस्केड करना। जैसे-जैसे मॉडल और सिस्टम जटिल होते हैं, MX3+ इस बहु-चिप दृष्टिकोण और परिचित विकास प्रक्रिया को बरकरार रखता है।

अध्यक्ष और सीईओ Ross Jatou ने कहा कि MemryX को उम्मीद है कि साझा आर्किटेक्चर एम्बेडेड, औद्योगिक और उच्च-घनत्व वाले सिस्टमों के लिए विकास से लेकर उत्पादन तक का एक ही मार्ग उपलब्ध कराएगा और उच्च-घनत्व वाले एज उपयोगों में स्वामित्व की कुल लागत को काफ़ी कम करेगा।

बड़े पैमाने पर उत्पादन से पहले शुरुआती पहुँच

MemryX चुनिंदा रणनीतिक साझेदारों और एंटरप्राइज़ ग्राहकों से शुरुआती पहुँच के अनुरोध स्वीकार कर रही है, ताकि वे उत्पादन-पूर्व हार्डवेयर और सॉफ़्टवेयर के संयुक्त सत्यापन में भाग ले सकें। कंपनी का लक्ष्य 2027 के उत्तरार्ध में इंजीनियरिंग नमूने और 2028 के मध्य में बड़े पैमाने पर उत्पादन शुरू करना है। विकास आगे बढ़ने के साथ अतिरिक्त विनिर्देश, कॉन्फ़िगरेशन और उपलब्धता की जानकारी दी जाएगी।

MemryX का कहना है कि MX3+ की नई क्षमताएँ उसके भविष्य के प्लेटफ़ॉर्म MX4 में भी शामिल होंगी, जिसे उन्नत मल्टीमॉडल और बड़े भाषा मॉडल के इन्फरेंस के लिए बनाया जा रहा है।

आधिकारिक MX4 उत्पाद पृष्ठ में लक्षित वर्कलोड में उन्नत विज़न और जनरेटिव एआई को भी शामिल किया गया है और उपलब्धता का लक्ष्य 2029 रखा गया है।

फिलहाल प्राथमिकता तैनाती नहीं, बल्कि सत्यापन है। शुरुआती पहुँच वाले सिस्टमों को यह दिखाना होगा कि कंप्यूट क्षमता और मेमोरी में बढ़ोतरी, MX3 की बिजली खपत और फ़ुटप्रिंट संबंधी सीमाओं के भीतर संभव है—और साथ ही कंपाइलर-आधारित स्केलिंग तथा अनुमानित, कम-विलंबता वाला इन्फरेंस भी बरकरार रहता है।