Expედera ने Cadence के साथ एज एआई उपतंत्र की जोड़ी का प्रदर्शन किया

Expedera ने 9 नवंबर, 2026 को घोषणा की कि उसने अपने Origin Evolution न्यूरल प्रोसेसिंग यूनिट (NPU) आईपी को Cadence के Tensilica NeuroEdge 130 एआई सह-प्रोसेसर के साथ प्री-सिलिकॉन सिमुलेशन में जोड़ा है। इस प्रदर्शन में दिखाया गया कि दोनों सेमीकंडक्टर आईपी ब्लॉक एआई इन्फरेंस वर्कलोड को कैसे बाँटते और निष्पादित करते हैं।

Expedera ने इस नतीजे को मान्य प्री-सिलिकॉन एकीकरण बताया, न कि ग्राहक के सिलिकॉन पर किया गया बेंचमार्क। संयुक्त उपतंत्र को प्रदर्शन और बिजली-दक्षता बेहतर करने के साथ-साथ विलंबता, लागत और जटिलता घटाने के लिए डिज़ाइन किया गया है, लेकिन घोषणा में इन लक्ष्यों के लिए कोई संयुक्त माप नहीं दिया गया। कंपनियाँ एज नोड, स्मार्टफोन, ऑटोमोटिव सिस्टम और डेटा सेंटर के लिए इन्फरेंस डिज़ाइन को लक्ष्य बना रही हैं, और इस तरीके को अन्य Tensilica डिजिटल सिग्नल प्रोसेसरों तक भी बढ़ाया जा सकता है।

Expedera के मुख्य वैज्ञानिक Sharad Chole ने कहा कि संयुक्त उपतंत्र पर मॉडल चल रहे हैं और एजेंटिक एआई वर्कफ़्लो कंपनी को अनुकूलित आईपी अधिक तेज़ी से उपलब्ध कराने में मदद कर रहे हैं। इससे ग्राहकों को “उनकी प्रदर्शन और बिजली संबंधी ज़रूरतों के अनुरूप एज एआई को उत्पादन तक पहुँचाने का अधिक तेज़ और कम जोखिम वाला रास्ता” मिलता है।

सह-प्रोसेसर और NPU काम को कैसे बाँटते हैं

Cadence के Tensilica Products Group में उत्पाद प्रबंधन और विपणन के समूह निदेशक Amol Borkar ने कहा कि सह-प्रोसेसर, Expedera के NPU को प्री-प्रोसेसिंग, पोस्ट-प्रोसेसिंग और ऑपरेटर फ़ॉलबैक में सहायता देता है और साथ ही एआई नेटवर्क भी निष्पादित करता है। इस व्यवस्था में उपतंत्र के भीतर काम बाँटा जाता है; दोनों एक्सेलरेटरों को एक जैसे कार्य नहीं सौंपे जाते।

Cadence ने सह-प्रोसेसर को अपने Neo NPU, ग्राहकों द्वारा विकसित NPU या तीसरे पक्ष के NPU आईपी के साथ काम करने के लिए डिज़ाइन किया है। Expedera के साथ इसकी जोड़ी तीसरे पक्ष वाले विकल्प का ठोस उदाहरण है। इसके उत्पाद दस्तावेज़ में Xtensa-आधारित संरचना का वर्णन है, जो बहुत लंबे निर्देश शब्द (VLIW) और एकल निर्देश, बहु डेटा (SIMD) तकनीकों का उपयोग करती है। इसमें sigmoid, tanh और ReLU जैसी क्रियाओं के लिए अनुकूलित निर्देश हैं, जो NPU के लिए कम उपयुक्त हैं।

NeuroEdge 130 नियंत्रण प्रोसेसर के रूप में NPU को निर्देश और कमांड भी दे सकता है। इससे उन वर्कलोड के लिए प्रोग्राम करने की क्षमता मिलती है जिनकी उपतंत्र डिज़ाइन करते समय कल्पना नहीं की गई थी। यह AXI या Cadence के High Bandwidth Direct Interface के ज़रिए जुड़ता है। Tensor Virtual Machine स्टैक पर बना NeuroWeave सॉफ़्टवेयर डेवलपमेंट किट, Cadence AI IP पर मॉडल को ट्यून करने, अनुकूलित करने और तैनात करने के लिए इस्तेमाल किया जाता है।

Origin Evolution न्यूरल नेटवर्क को पैकेटों, यानी लगातार जुड़े खंडों, में बाँटता है और उन्हें फ़ीड-फ़ॉरवर्ड, अटेंशन और वेक्टर प्रोसेसिंग ब्लॉकों से गुज़ारता है। ये ब्लॉक अलग-अलग क्रियाओं, डेटा प्रकारों और परिशुद्धता स्तरों को संभालते हैं; NPU बड़े भाषा मॉडल (LLM), कन्वोल्यूशनल न्यूरल नेटवर्क (CNN), रिकरंट न्यूरल नेटवर्क (RNN) और कस्टम या ब्लैक-बॉक्स लेयरों को भी सपोर्ट करता है। पैकेट-आधारित इस डिज़ाइन का उद्देश्य बड़े पैमाने पर मेमोरी डेटा के स्थानांतरण को घटाना है, और साथ ही नेटवर्क के अलग-अलग प्रकार के कार्यों को एक ही संरचना साझा करने देना है।

पहले की लॉन्चिंग से नए एकीकरण का संदर्भ स्पष्ट होता है

Origin Evolution 20 मई, 2025 को पहली बार पेश किया गया था। उस समय इसे उपलब्ध, उत्पादन के लिए तैयार और ग्राहकों के उत्पादन डिज़ाइनों में सिलिकॉन पर सत्यापित बताया गया था। लॉन्च के आँकड़े केवल NPU पर लागू होते हैं: Expedera के अनुसार, यह एक कोर में 128 TFLOPS तक और कई कोर के साथ पेटाफ़्लॉप्स तथा उससे अधिक तक बढ़ सकता है। साथ ही, वैकल्पिक समाधानों की तुलना में Llama 3.2 1B और Qwen2 1.5B के लिए बाहरी मेमोरी आवागमन में 75% से अधिक की कमी दर्ज की गई।

Cadence ने भी 7 मई, 2025 को NeuroEdge 130 पेश किया था। यह आम तौर पर उपलब्ध है और ऑटोमोटिव अनुप्रयोगों के लिए ISO 26262 मानक के अनुरूप तैयार है। Cadence ने बताया कि एआई नेटवर्क और ऑपरेटरों पर Tensilica Vision DSP के समान प्रदर्शन के साथ क्षेत्रफल में 30% से अधिक की बचत हुई और गतिशील बिजली खपत तथा ऊर्जा उपयोग में 20% से अधिक की कमी आई। ये आँकड़े सह-प्रोसेसर की तुलना Cadence के Vision DSP से करते हैं; वे नए Expedera-Cadence उपतंत्र का माप नहीं हैं।

एज SoC डिज़ाइनरों के लिए यह विकास दो मौजूदा आईपी परिवारों के बीच एक मान्य एकीकरण का रास्ता प्रस्तुत करता है: Expedera का पैकेट-आधारित एक्सेलरेशन और आसपास के ऑपरेटरों तथा अप्रत्याशित वर्कलोड को संभालने की Cadence की प्रोग्राम करने योग्य क्षमता। यह एज इन्फरेंस की एक व्यावहारिक डिज़ाइन चुनौती का समाधान करता है—जटिल नेटवर्क गणनाओं के लिए विशिष्ट एक्सेलरेशन और बदलते मॉडल के अनुरूप ढलने के लिए पर्याप्त प्रोग्राम करने की क्षमता के बीच संतुलन—ऐसे उपतंत्र में जिसे अलग-अलग प्रदर्शन और बिजली लक्ष्यों के अनुसार कॉन्फ़िगर किया जा सकता है।