Eerste in de industrie: UCIe Optische Chiplet onthuld door Ayar Labs

Ayar Labs heeft de eerste Universal Chiplet Interconnect Express (UCIe) optische interconnect chiplet onthuld, speciaal ontworpen om de prestaties en efficiëntie van AI-infrastructuur te maximaliseren en latentie en energieverbruik te verminderen voor grote AI-werklasten.

Deze doorbraak zal helpen om de toenemende eisen van geavanceerde computerarchitecturen aan te pakken, vooral omdat AI-systemen blijven schalen. Door een UCIe-elektrische interface te integreren, is de nieuwe chiplet ontworpen om gegevensbottlenecks te elimineren en naadloze integratie met chips van verschillende leveranciers mogelijk te maken, waardoor een meer toegankelijke en kosteneffectieve ecosystem voor geavanceerde optische technologieën ontstaat.

De chiplet, genaamd TeraPHY™, bereikt een bandbreedte van 8 Tbps en wordt aangedreven door Ayar Labs’ 16-wavelength SuperNova™ lichtbron. Deze optische interconnecttechnologie heeft als doel de beperkingen van traditionele koperen interconnects te overwinnen, vooral voor gegevensintensieve AI-toepassingen.

“Optische interconnects zijn nodig om de uitdagingen van energiedichtheid in schaalbare AI-weefsels op te lossen”, zei Mark Wade, CEO van Ayar Labs.

De integratie met de UCIe-standaard is vooral significant omdat het chiplets van verschillende fabrikanten mogelijk maakt om naadloos samen te werken. Deze interoperabiliteit is cruciaal voor de toekomst van chipontwerp, dat steeds meer een multi-vendor, modulaire aanpak wordt.

De UCIe-standaard: het creëren van een open chipletecosysteem

Het UCIe-consortium, dat de standaard heeft ontwikkeld, streeft ernaar “een open ecosystem van chiplets voor innovaties op pakketniveau” te bouwen. De Universal Chiplet Interconnect Express-specificatie van het consortium adresseert de industriebehoefte aan meer aanpasbare, pakketniveau-integratie door hoge-prestatie die-tot-die-interconnecttechnologie te combineren met multi-vendor-interoperabiliteit.

“De vooruitgang van de UCIe-standaard markeert een significante stap in de richting van het creëren van meer geïntegreerde en efficiënte AI-infrastructuur dankzij een ecosystem van interoperabele chiplets”, zei Dr. Debendra Das Sharma, voorzitter van het UCIe-consortium.

De standaard vestigt een universele interconnect op pakketniveau, waardoor chipontwerpers componenten van verschillende leveranciers kunnen combineren om meer gespecialiseerde en efficiënte systemen te creëren. Het UCIe-consortium heeft onlangs de UCIe 2.0-specificatie aangekondigd, wat aangeeft dat de standaard blijft worden ontwikkeld en verfijnd.

Industriële ondersteuning en implicaties

De aankondiging heeft sterke steun ontvangen van grote spelers in de halfgeleider- en AI-industrie, alle leden van het UCIe-consortium.

Mark Papermaster van AMD benadrukte het belang van open standaarden: “Het robuuste, open en vendor-neutrale chipletecosysteem dat door UCIe wordt geboden, is cruciaal om de uitdaging van het schalen van netwerkoplossingen aan te pakken om de volle potentie van AI te benutten. We zijn enthousiast dat Ayar Labs een van de eerste implementaties is die de UCIe-platform maximaal benut.”

Dit sentiment werd herhaald door Kevin Soukup van GlobalFoundries (GFS ), die opmerkte: “Terwijl de industrie overgaat op een chiplet-gebaseerde aanpak voor systeempartitionering, wordt de UCIe-interface voor chiplet-tot-chiplet-communicatie snel een de facto-standaard. We zijn enthousiast om te zien dat Ayar Labs de UCIe-standaard over een optische interface demonstreert, een cruciale technologie voor schaalbare netwerken.”

Technische voordelen en toekomstige toepassingen

De convergentie van UCIe en optische interconnects vertegenwoordigt een paradigmaswitch in computearchitectuur. Door siliciumfotonica in een chipletvormfactor te combineren met de UCIe-standaard, maakt de technologie het mogelijk voor GPUs en andere accelerators om “over een breed bereik van afstanden te communiceren, van millimeters tot kilometers, terwijl ze effectief functioneren als één grote GPU.”

De technologie faciliteert ook Co-Packaged Optics (CPO), met multinational manufacturing company Jabil, die al een model heeft getoond met Ayar Labs’ lichtbronnen die “tot een petabit per seconde bi-directionele bandbreedte” kunnen bereiken. Deze aanpak belooft een grotere rekenkracht per rack, verbeterde koelings-efficiëntie en ondersteuning voor hot-swap-mogelijkheid.

“Co-gepackageerde optische (CPO) chiplets zullen de manier waarop we gegevensbottlenecks in grote AI-computers aanpakken, veranderen”, zei Lucas Tsai van Taiwan Semiconductor Manufacturing (TSM ) Company (TSMC). “De beschikbaarheid van UCIe-optische chiplets zal een sterk ecosysteem creëren, dat uiteindelijk zowel bredere adoptie als voortdurende innovatie in de industrie zal stimuleren.”

De toekomst van computing transformeren

Terwijl AI-werklasten blijven groeien in complexiteit en schaal, kijkt de halfgeleiderindustrie steeds meer naar chiplet-gebaseerde architectuur als een meer flexibele en collaboratieve aanpak voor chipontwerp. De introductie van de eerste UCIe-optische chiplet door Ayar Labs adresseert de bandbreedte- en energieverbruiksuitdagingen die bottlenecks zijn geworden voor high-performance computing en AI-werklasten.

De combinatie van de open UCIe-standaard met geavanceerde optische interconnecttechnologie belooft systeemniveau-integratie te revolutioneren en de toekomst van schaalbare, efficiënte computing-infrastructuur te stimuleren, vooral voor de veeleisende eisen van next-generation AI-systemen.

De sterke industrieondersteuning voor deze ontwikkeling geeft aan dat er een snel groeiend ecosysteem van UCIe-compatibele technologieën kan ontstaan, wat innovatie in de halfgeleiderindustrie kan versnellen en geavanceerde optische interconnectoplossingen meer beschikbaar en kosteneffectief kan maken.